一种ATE测试向量时序优化算法

介绍了自动测试设备(ATE)测试信号合成的基本原理,讲述了ATE测试时序的结构和特点,分析了VCD(Value Change Dump)文件的语法结构和特点,提出了一种ATE测试时序优化算法,包括VCD时间沿的修剪和分辨率降低原则.经过时序优化算法处理的VCD文件,在进行测试向量转换时,生成的测试时序中,定时沿的数量得...     

16位单片机测试技术研究

集成电路测试是保证产品质量的重要手段，如何检测MCU类复杂大规模集成电路是测试的难点。文章以实际测试过的电路80C196KC为例，详细地介绍了“硬件学习法”生成测试码点的硬件构成和测试向量的采集方法。为实现对80C196KC丰富指令及各种寻址方式的完全测试，给出了测试指令的序列结构和数据结构。在此基础上给出了生成测试向量、测试A／D转换器及直流、交流参数的测试方法.     

一种MCU的测试解决方案

对MCU进行测试时,如何高效生成测试向量是测试的难点.文章以8位MCU STC12C5410AD为例,详细地介绍了通过使用仿真环境,以C语言编写功能测试程序,完成芯片寄存器控制和主要逻辑单元运算,然后使用集成电路测试系统直接生成测试向量的解决方案.使用此解决方案,可根据测试要求,在较短时间内开发出MCU测试程序,节约测试开发成本.     

基于Virtex 4 FPGA的全覆盖二倍线内建自测试

随着集成电路技术的发展,高集成度和高复杂度的器件不断出现,大规模集成电路的测试技术成为重要的研究方向。自建内测试方法是一种有效的系统级大规模集成电路FPGA测试方法。提出了一种基于Xilinx公司Virtex-4(V4)系列芯片全覆盖的FPGA二倍线内建自测试方法,该方法采用脚本生成Xilinx设计语言(XDL),对V4芯片二倍线进行全局布线,然后进行FPGA配置,施加测试向量,从而对固定故障或者桥接故障进行测试。同时给出了基于XC4VLX100芯片的实际测试结果,验证了该测试方法的正确性。     

TMS320F28XX系列DSP测试方法研究与实现

本项目是基于美国TI公司TMS320F28xx系列DSP,进行的测试方法研究与实现。测试方法用于北京自动测试技术研究所自主研发的国产自测试设备（ATE）BC3192V50大规模集成电路测试系统。测试的原理是,通过TMS320F28xx系列DSP配备的SCI（Serial Communication Interface)串行通信接口,以此作为桥梁完成ATE与芯片之间的通信。同时,实现自动测试设备与测试系统的测试向量的匹配。而后,完成TMS320F28xx系列DSP的功能测试以及直流参数测试。     

一种集成电路测试流程分级动态调整方法

针对集成电路测试过程中测试时间长,影响测试效率的问题,提出了一种集成电路测试流程分级动态调整方法.通过统计样本集成电路中每种测试类型和每条测试向量的测试故障率来建立贝叶斯概率模型,根据其命中故障点的概率高低分级调整它们的加载顺序.随着测试的进行,不断收集测试数据,动态更新测试类型和测试向量的测试故障率,同步调整测试类型以及测试向量的加载顺序.实验表明,使用动态调整后的测试流程可以更早的发现故障电路,显著减少故障电路的测试时间,提高测试效率.本算法是完全基于软件的,不需要增加硬件开销,可以相容于传统的集成电路测试流程.     

一种有效降低测试时间的SOC扫描测试设计方法

随着集成电路规模的迅速增大,巨大的测试向量带来的测试成本压力已成为芯片产品成本考虑中一个不可忽略、甚至非常关键的要素。针对目前大规模SOC芯片测试成本高的问题,提出了一种通过测试扫描链复用来减少测试时间的方法。试验数据表明,该方法在降低测试时间的同时,保持了较高的测试覆盖率,是一种较有价值的降低SOC芯片测试成本的方法。     

一种标准单元库的自动仿真验证方法

提出了一种针对标准单元库中单元逻辑功能进行自动仿真验证的方法,验证了55 nm标准单元库中单元逻辑功能的正确性。该方法能自动提取设计文档中的单元逻辑,根据提取结果中输入端的数量自动生成测试向量,并以此测试向量生成参考逻辑值,整个过程只需0.708 μs。采用仿真工具对标准单元库文件进行仿真,将得到的仿真值自动与参考值对比,验证了库单元逻辑的正确性,提高了标准单元库功能验证的效率。     

面向ATE的电路板测试性分析及评估方法研究

为了客观地评价TPS,保证ATE在电路板测试维修中发挥更大作用,给出了面向ATE的电路板测试性评估方法.通过ATE测试资源分析选择测试点,利用电路故障仿真,建立电路板的测试性模型、生成依赖矩阵,得出电路板故障检测率和隔离率;然后结合ATE测试的可靠性及费用分析,得到电路板平均故障隔离费用和平均故障隔离步数,实现了电路板测试性的综合评估.最后以某装备电路板为例,验证了方法的有效性.     

应用系统级ATE测试增进IC设计验证效率(英文)

在IC设计周期内尽早发现问题,对于保证项目在预算内按时完成是至关重要的。大多数设计公司目前的通用方法是利用分立仪器,如示波器、频谱分析仪等,连接至一块评估板,并连至PC机,搭建一个系统级验证系统。这样的系统比较易于搭建,但相对缺乏大量数据的分析处理能力,且通常需手动测试。另一方面,ATE在数据采集及分析处理方面具有非常强大的能力,例如SHMOO及自动测试。但通常ATE是在芯片级的自动化测试量产中大量应用,利用ATE进行系统级的测试并不容易。这里介绍一种新的方法,简化ATE上的协议通信设置,使得ATE能够在系统级测试中方便地应用,不增加测试成本,而且大大简化了ATE上的测试程序开发。应用此方案,设计及验证工程师可以协同工作,在短时间内搭建一个基于ATE平台的系统级的测试环境,充分利用ATE强大的数据采集,分析能力,更快更有效地进行芯片的测试验证,从而赢得上市时间。     

集成电路极性测试“微整机”研究与应用

集成电路极性测试一般指选择电路一个特定管脚进行电性能量测,快速判断电路放置是否反向、错位等,实现原理和集成电路开短路测试原理一致。目前集成电路极性测试多数依赖于功能强大、应用成熟的集成电路自动测试机(Automatic Test Equipment,ATE)实现,但是测试性价比没有任何竞争力。基于集成电路极性测试原理,采用纯硬件制作一款集成电路极性测试"微整机",在极性测试上达到与ATE同样的测试能力,并能和机械手(Handler)进行信息交互,实现自动化测试,具备简单、稳定、高效和极低成本的特点。     

乒乓模式在IC量产测试中的应用

随着目前国际集成电路封装测试产业不断向中国转移,更多国际知名公司均希望在中国找到低成本、高品质的解决方案。集成电路测试作为品质把关的重要一环,其成本在整个集成电路产业链中占有较高比重。据统计,目前有很多集成电路的测试成本已高达整个集成电路生产成本的45%以上,因此,测试成本的有效降低能够明显减少集成电路制造成本。昂贵的集成电路测试设备是导致IC量产测试成本偏高的主要因素,需要负责IC量产测试的工程技术人员不断地探索和钻研如何最有效地使用这些测试设备。本文详细地阐述了如何使用乒乓测试模式充分利用设备资源,从而有效降低IC的测试成本。     

ATE测试成本优化

多点测试是降低片上系统测试成本的有效手段,目前支持多点测试的ATE(自动测试设备)越来越多。多点测试通过并行测试多个芯片降低了测试成本,但是如何选择多点测试使得测试成本最低,需要综合考虑多方面因素,包括ATE成本、芯片的测试策略等。文中从ATE出发,建立芯片的测试成本模型,通过该模型获得了最佳测试方案。     

一种FPGA验证与测试方法介绍

文章重点介绍了一种FPGA验证与测试的方法。该测试方法的优点是不依赖于芯片设计与测试机台,低成本、开发周期短。基于PC、ATE与自制转换软件,对FPGA验证与测试开发技术进行研究。PC主要完成bin文件的生成,自制转换软件主要将bin文件转换为机器可识别的atp文件。ATE导入配置文件、完成信号输入与输出验证。基于该理论对Xilinx公司的XCV1000进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证,还可以应用于不同的ATE机台。     

晶圆测试中BIN分设置的一种应用

本文介绍了一种集成电路晶圆测试过程中自动测试设备测试程序的BIN分设置的改善方案。通过设置多个PASSBIN,巧妙地应用了自动测试设备的BIN分类功能,从晶圆测试的汇总结果中直接得到关键参数的分布规律,避免了原来需要通过分析自动测试设备记录的详细数据才能得到分布规律的情况,省去了集成电路工程晶圆需要进行二次测试才能进行分类的步骤,对缩短集成电路工程品的测试周期、加强量产产品的工艺监控、提升晶圆测试的品质具有重要意义。     

功能测试矢量的重排与测试时间的压缩

对于集成电路测试而言,测试时间与成本直接相关,减少测试所需的时间意味着测试成本的降低。对于大型的测试矢量集,由于ATE存储器大小的限制,无法一次装载所有的测试矢量,需要多次的loadunload过程,从而浪费了大量的时间。通过测试矢量顺序的优化可以有效地减少重载次数而大大降低测试所需时间。应用模拟退火算法可以对测试矢量顺序进行全局的优化,得到该问题的近似最优解。     

虚拟仪器与传统ATE联合测试技术研究

虚拟仪器技术是测试领域的重要发展方向,在IC测试中也有广泛应用。传统IC测试技术主要基于传统自动化测试系统(ATE),随着IC设计和制造技术的进步,普通IC测试系统已不能满足研究和生产需要。文章介绍了一种利用虚拟仪器技术与传统IC测试系统结合的测试方案。该联合测试系统把传统测试系统、数据采集卡和分立仪器通过LabVIEW程序联合在一起。系统组成包括硬件和软件两部分,其中硬件部分由ATE系统、测试PC和示波器组成,软件使用LabVIEW程序编写,完成仪器控制、数据采集和报表生成等功能。该系统已完成了某型号数模混合电路的测试。     

基于UltraFlex系统进行LVDS接口芯片的测试方法

高速接口通常采用差分信号实现,LVDS接口可以满足高速信号传输,对具备LVDS接口芯片的测试方法与单端信号的测试有较大差别。描述了如何使用UltraFlex测试系统进行LVDS接口芯片的测试方法,包括通道分配、测试接口板设计和相关测试设置等内容。此方案已经应用于800 Mbps多路LVDS输入和输出接口的测试。     

Substrate Testing on a Multi-Site/Multi-Probe ATE

This paper presents a novel method that utilizes multi-site and multi-probe capabilities of an ATE for testing of pre-assembly MCM substrates. Testing multiple SUTs (substrates under test) simultaneously can improve the efficiency of the probes in an ATE and considerably reduce the total test time. An analytical model that predicts very accurately the testing time of a SUT batch is proposed. Based on this model, the optimal multi-site testing configuration as corresponding to the batch size can be established. Simulation results for an ATE with 12 flying-probes as an example of a commercially available tester are provided; for this ATE the proposed method achieves a reduction of 54.66% in test time over a single-site method (both at complete coverage of the modeled faults).