一种通用嵌入式SRAM IP编译器的设计

静态随机存储器（SRAM）编译器是一种能够根据用户不同需求，产生相应的SRAM IP核的硅编译器。提出了一种高性能、通用SRAM编译器的设计方法。这种编译器的思想是设计一种物理模块描述语言，根据描述，完成模块的拼接。这种方法使编译器软件本身与物理模块无关，因此可适用于不同的制造工艺。实验结果表明，这种编译器在支持大容量可编译范围的情况下，可以生成相对高性能的SRAM IP。     

红外实时图像增强的硬件设计与实现

根据红外图像特点,提出了基于FPGA＋SRAM的硬件实时图像处理结构.该硬件设计包含4个主要模块：视频处理模块、FPGA模块、图像存储模块和DA转换及视频合成模块.FPGA是该系统的核心部分,能够实现2D-TDI、图像锐化和非均匀性校正等算法;SRAM阵列是暂存实时图像的,用于算法的实现;FPGA配置FLASH存放FPGA的配置程序;完成硬件调试工作后,尝试实现了部分图像增强算法.     

一种新的大容量SRAM编译器设计

介绍了一种大容量的SRAM编译器设计技术。根据SRAM容量和结构,提出了新的建模方案,并建立更优化的时序和功耗模型。同时,根据大容量SRAM在面积和性能上的需求,选择不同的译码器和拼接结构,采用合适的IP核进行拼接,并从结构上实现。对512 kb和1 Mb的SRAM进行了流片测试,测试结果表明,该方案对于大容量的SRAM编译器设计是有效的。     

通用嵌入式SRAM编译器的设计与实现

介绍了一种适用于多厂商、多种工艺和电路结构的嵌入式SRAM IP核编译器设计方法,该方法使编译器的设计复杂度降低30％以上.专用版图处理工具LayoutBuilder能自动完成版图拼接、打孔、画线、添加端口和生成GDSII版图文件等.专用网表处理工具NetlistBuilder仅用三个函数即可完成网表的生成,同时,该工具还内嵌自动检查端口数目和对齐方式、自动检查内部浮空节点和自动检查浮空端口等功能.介绍了一种编译器验证流程和时序与功耗文件的生成方法.用这个方法开发了针对2种工艺、3种电路结构的8个编译器.对编译器生成的IP核进行了流片验证.结果表明,该方法可以生成满足不同要求的SRAM IP核.     

自旋反极化电子注入MRAM的发展目标是终极高速存储器

2005年底索尼发布了一款高速存储器,它具备SRAM的运行速率、闪存的非易失性以及无限制的写入次数等特性.该存储器采用了非易失性的8Kbit存储单元阵列,写入时间为2ns.如果再进一步提高集成度,可替代45nm以下工艺的SRAM、DRAM等非易失性存储器.     

现场可编程模拟阵列的微处理器配置模式及接口方法

现场可编程模拟阵列AN10E40加上直观性软件AnadigmDesigner,给数字和模拟电路设计者提供了设计模拟电路的便利条件,可以在AN10E40上快速设计精确、无漂移、具有温度补偿及可编程的模拟电路.AN10E40有两种装载配置SRAM的工作模式:模式0是微处理器引导模式,模式1是串行ROM引导模式.文中介绍了现场可编程模拟阵列AN10E40的微处理器配置模式,给出了AN10E40与51系列单片机的接口方法及程序设计.     

ADSP21160在高速数字信号处理阵列中的应用

文章以声纳信号处理领域中的应用为例 ,介绍了基于ADSP2 1 1 60的高速处理阵列的设计方法。ADSP2 1 1 60是Sharc浮点通用数字信号处理器(DSP) ,由于它高速的信号处理能力 ,大容量的片内SRAM和LinkPort接口设计 ,使得它很适合组成DSP阵列结构 ,完成高速实时信号处理任务。     

红外焦平面阵列非均匀校正算法的ASIC设计

红外焦平面阵列响应率的非均匀性是制约红外成像质量的主要因素.考虑实时处理的需要,基于温度定标两点校正法,进行ASIC设计.在阐述芯片结构基础上介绍各种模式功能.ASIC设计具有实时性好、体积小、性价比高的优点,适用于红外成像系统进行高速实时处理.最后给出在具有自主知识产权SoC芯片Garifield4上的算法验证结果.     

一种可重构处理器的编译器的设计与实现

在现有可重构处理器ESL模型的基础上,提出了为可重构处理器设计一个编译器-CoRP(Compiler of Reconfigurable Processor).CoRP以带有编译指示的串行C代码作为输入,并以并行计算的可重构处理器的机器码作为输出.可重构处理器有了CoRP的支持后,可以自动针对带有编译指示的不同应用程序完成对可重构阵列的重构工作.对数字信号处理应用的仿真结果显示,经过CoRP翻译的代码的性能十分接近于需要花费大量精力手动配置的最理想代码的性能.     

双通道触发的嵌入式阵列信号高速采集技术

提出一种基于双通道触发的嵌入式阵列信号高速采集技术,并进行系统优化设计.首先分析了嵌入式阵列信号高速采集系统总体设计构架,进行阵列信号采集的干扰滤波与检测算法设计,基于VXI总线技术设计了具有双通道触发功能的嵌入式阵列信号高速采集系统,实现系统的软件开发和仿真平台构建.系统调试和仿真结果表明,该系统进行嵌入式阵列信号采集的功能组合性较完备,实时性好,可靠度较高,系统具有较高的实用价值.