面向DSP的电源解决方案

前言本文描述了一种简单的电源解决方案。它采用同步降压转换控制器,如TPS56100、TPS5210、TPS56xx和TPS5602,面向TI的C6000DSP应用。同时,本文列举了3种电源解决方案：单电压输入系统（SV或12V）、双电压输入系统（5V和12V）和党输入电压范围系统（4．5V～25V）DSP对电源的要求TIDSP家族（C6000和C54xx）要求有独立的内核电源和I／O电源。虽然TI的DSP不要求内核电源和I／O电源之间有特殊的上电顺序,但是假如有一个电源低于正常的工作电压,设计时要确保设有任何一个电源在任何时间段处于上电状态。如果违反此规则,…     

基于DSP的导引头伺服平台控制器系统电源设计

由于目前高性能DSP系统在降低功耗的同时必须考虑其外围器件的电源特性,所以对DSP系统电路提供电源时必须要考虑到DSP两种电压的供电特性。介绍一种基于DSP的导引头伺服平台控制器电路的电源设计方案。详细给出采用高效率的电压转换芯片为DSP提供核电压、I/O接口电压的应用电路;并设计电源监控与复位电路,以确保供电系统的稳定、可靠和高效。测试表明该电源系统具有较强的实用性和通用性,可以应用于一般的数字伺服控制系统。     

DSP应用系统的电源设计

本文主要介绍了TI公司TMS320C6000系列芯片的供电系统设计。整个系统采用单5V电源供电,用高效率的同步电压转换芯片提供稳定的DSP内核电压(1.9V)和周边I/O接口电压(3.3V),同时巧妙地解决了两种供电的顺序问题,并增设了电源监控和复位电路,可以同时监测5V、3.3V和1.9V,确保供电系统稳定、高效地工作。     

基于TPS70XXX系列芯片电源转换电路的设计

本文基于TI公司的TPS70XXX系列电源转换芯片,介绍一种多电源供电电路的设计.该电路芯片采用5V输入,可选择的双电压输出,专为DSP、ASIC和FPGA等芯片提供完整的电源供电解决方案,且可以选择上电次序.     

TMS320C6678 DSP的电源设计

针对TI公司最新发布的TMS320C6678 DSP设计出一种实用有效的电源。采用统一的12 V电源供电,制作出满足电压幅值要求与时序要求的开关电源。该设计主要由各类电源转换电路组成,并通过使用Fusion Digital PowerDesigner软件对电源芯片进行编程。仿真结果表明,该电源工作稳定,各方面的参数均符合要求。     

DSP的双电源解决方案

介绍了一种简单的双电源解决方案。它采用了TI公司的电源管理产品，如低压差稳压器、开关电源控制器、供电电压监测器等，来实现DSP正确的上电时序。本文列举了两类电源的解决方案：只有3．3V供电的情况和高于3．3V供电的情况。     

利用电压跟踪控制器提高多电源系统可靠性

宽带通讯及大规模高速存储系统近年来得到了飞速发展,为进一步提高数据处理能力,会越来越多地采用新工艺、新技术开发生产的通讯控制处理器 — MCU、DSP、PLD等,这些新型器件通常需要两个供电电源(I/O口和内核),由多个这种器件构成的通讯系统往往需要3路或更多的供电电源。这些电源的性能各不相同,启动和关闭时间也千差万异。因此很难满足高速处理器件对上电、断电时序的要求。而I/O口和内核电源的上电、断电顺序的正确与否除了关系到系统是否能够正常启动,同时还影响硬件电路的可靠性,因为如果上电过程中,内核电压与I/O电压上电时序…     

基于TMS320DM6446的电源模块设计与实现

针对以达芬奇(Da Vinci)系列DSP中的TMS320DM6446处理器为核心的DSP系统,设计并实现了一个电源模块,采用了两片高效同步的电源管理芯片:TPS75003和TPS62040,以满足系统对于内核电压、外围I/O电压,以及外围设备的供电电压的要求;同时,通过三块电压监控芯片TPS3808对电源管理芯片产生的电压进行实时监控,以实现内核电压与外围I/O电压的顺序上电及复位.     

基于DSP开发系统设计与实现

为了设计一个性能稳定的DSP开发系统,利用TI公司最新推出的TMS320F28335作为微处理器,该芯片为32位浮点型DSP。在采用浮点DSP设计系统时,不需要考虑处理的动态范围和精度,比定点DSP在软件编写方面更容易,更适合采用高级语言编程。外围电路主要包含电源电路、RAM扩展电路、晶振电路和复位电路,用来辅助DSP的工作。利用电源管理芯片设计电源电路,可以有效解决其他型号的DSP对上电顺序的要求;扩展的外部RAM可以使程序的调试与下载更加方便。利用外部时钟源作为时钟输入,使其输入时钟更加稳定的同时,也可为具有相同时钟的多个DSP使用。利用三端监控芯片来实现系统的手动复位和自动复位,使系统的稳定性大大提高。     

基于0.18μm CMOS高压工艺的低压器件优化设计

产品设计时,是否能灵活应用低压器件与高压器件对一款成功的设计而言至关重要。设计一款多电源芯片,器件电压种类繁多,最高电源为±15 V,基于SMIC 0.18μm 40 V HV-LDMOS工艺,5 V低压器件版图采用优化设计,在±15 V电源下,在同一芯片上实现了电路的高低压转换,没有发生击穿漏电现象,并满足了各种器件的电特性指标,产品工作稳定、性能可靠,并且整体性能良好。     

FPGA最小系统的数字电源设计

文章介绍了一种FPGA最小系统的数字电源设计方法。FPGA最小系统的数字电源包括FPGA端口电压、内核电压、EEPROM配置芯片内核电压等部分。对数字电源产生、软启动、上电时序控制进行了设计改进,可以有效避免数字电源设计不合理造成的FPGA最小系统工作不稳定的设计隐患,对于稳定可靠的FPGA最小系统设计具有重要意义。     

一种基于超高压工艺的AC-DC芯片供电方案

基于TSMC的超高压工艺,提出了一种新颖的AC-DC芯片供电方案,省去了传统的辅助绕组,减小了PCB板承载系统的面积,拓宽了应用领域,节约了设计成本。芯片直接连接到高电压直流通路上,由芯片内部设计的控制逻辑来决定电流源对外接大电容的充放电,从而实现了一种动态的供电方案,大大简化了系统设计;通过电路优化设计,确保了简洁、无损耗的启动序列。     

数字集群基带板的电源模块设计与实现

基于QorIQ P1022处理器为平台的数字集群通信基带板,电源模块采用LDO芯片和开关电源芯片搭配的设计方案,借助MSP430F149单片机,实现具有实时电压采集、处理、监控以及管理的功能。满足系统对CPU、DSP、FPGA核心芯片的内核电压、外围I/O管脚及其它辅助设备的供电顺序要求。整个设计提高了基带板上电可靠性、监控实时性,同时提升维护效率、降低生产成本,以产生一定经济效益。     

基于TPS54310的雷达视频信号模拟器的电源设计

介绍一种雷达视频信号模拟器的电源设计,采用三片高效同步电压转换器TPS54310为DSP、FPGA等器件提供内核电压和外围I／O电压,并通过电压监控器件TPS3307—18D实时监控由TPS54310产生的电压．从而实现DSP、FPGA的内核电压与外围I／O电压的顺序上电及复位。     

A 600-MHz VLIW DSP

A 600-MHz VLIW digital signal processor (DSP) delivers 4800 MIPS, 2400 (16 b) or 4800 (8 b) million multiply accumulates (MMACs) at 0.3 mW/MMAC (16 b). The chip has 64M transistors and dissipates 719 mW at 600 MHz and 1.2 V, and 200 mW at 300 MHz and 0.9 V. It has an eight-way VLIW DSP core, a two-level memory system, and an I/O bandwidth of 2.4 GB/s. The chip integrates a c64X DSP core with Viterbi and turbo decoders. Architectural and circuit design approaches to achieve high performance and low power using a semi-custom standard cell methodology, while maintaining backward compatibility, are described. The chip is implemented in a 0.13-/spl mu/m CMOS process with six layers of copper interconnect.     

低电压DSP电源系统设计

简要概述了低电压供电的DSP或FPGA芯片的电源选择和设计方法,以及对DSP芯片供电需要注意的一些问题和电源监控电路在电源系统中的作用。     

5 V compatibility with 3.3 V-only CMOS ASICs

A 3.3 V-only CMOS I/O buffer is proposed that interfaces with 5 V CMOS and TTL devices. This new buffer eliminates the 5 V power supply bus on the application specific integrated circuit (ASIC) chip while greatly improving the performance and reliability of the I/O buffer. In addition, the cost of packaging these ASICs is reduced due to removing the need of supporting a 5 V power plane on the package. The interfacing issues and the characteristics of the proposed I/O buffer are examined in detail.     

PCF8583在智能电能管理系统中的应用

介绍了基于I2C总线的电子实时日历时钟PCF8583芯片的内部结构特点与重要寄存器。描述了它在学生公寓智能电能管理系统中与TMS320LF2407ADSP的硬件接口电路,以及通过DSP的2个通用I/O口来模拟I2C总线实现对PCF8583读、写的软件程序设计方案,并说明了采用软件解决PCF8583年扩展问题的具体方法。实践证明,本设计方案运行可靠、效果良好,可为其他控制系统设计提供借鉴。