共查询到10条相似文献,搜索用时 15 毫秒
1.
提出一种新的非2-基N点FFT的素因子算法.该方案与原素因子分解算法比较,实现了各个小点数DFT的同址顺序运算,并通过简单的地址模加运算得到顺序的输出,省去了多余的整序运算,是一种通用N点FFT算法.设计结构规整简单,利于硬件实现.以中国数字电视广播地面传输标准(DTMB)规定的3 780点FFT为例,结合WFTA算法和混合基算法,介绍了算法的具体设计与实现方案. 相似文献
2.
3.
在LTE系统中存在基2和非基2的FFT的情况,但是目前FFT的算法实现和优化的研究主要是基于基2和基4,很少有针对基3和基5算法以及把其结合在一起实现混合基FFT的研究。因此,本文主要对LTE系统基3和基5混合基的WFTA算法和PFA算法进行研究分析,最后对15点混合基FFT进行C实现仿真。 相似文献
4.
基于存储器的3 780点FFT的FPGA设计和实现 总被引:2,自引:1,他引:1
介绍一种基于存储器的3 780点FFT的FPGA设计和实现,把3 780分解为7×9×5×4×3共5级,每一级进行对应点的WFTA[1]运算,并利用in-order、in-place PFA[2]算法,实现了每一级存储器读写地址的一致性.同时对整个系统的功能进行仿真和分析,其性能满足了TDS-OFDM[3]系统的信噪比要求. 相似文献
5.
6.
7.
采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器.基-4堞形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度.该设计采用VHDL描述的多个功能模块,经ModelSim对系统进行逻辑综合与时序仿真.实验证明,利用FPGA实现64点FFT,运算速度快,完全可以处理高速实时信号. 相似文献
8.
为了减少级联结构FFT处理器对缓冲存储器需求量,提出一种基于FPGA用基-16和基-2、基-4、基-8组合的混合基算法实现FFT处理器的设计方案。在1 024点FFT处理器的实现过程中,用优化的基-4蝶形运算核搭建了级联结构的基-16蝶形运算核,并将对同一个地址进行读和写的双端口RAM和乒乓结构的单端口RAM结合使用,从而在不增加逻辑单元使用和保证运算速度的情况下,大大减少了存储单元的使用量。 相似文献
9.
10.
本文讨论了采用FPGA硬件实现高速实时2K点FFT处理器的设计方案。选择了将基4和基2分解揉合的DIF算法作为实现算法。并采用CORDIC算法代替传统的乘法-累加单元,使得FFT中的三角函数计算只需加减和移位操作来实现。整个处理器采用流水线结构,并且有两个RAM分别轮流作为输入缓存和每一级的中间运算结果存储器。 相似文献