基于DSP的线性调频信号的脉冲压缩

对基于DSP实现的线性调频信号的脉冲压缩技术进行了研究．分析了线性调频信号脉冲压缩技术的工作原理．给出了线性调频信号脉冲压缩的理论仿真和调频信号脉冲压缩在DSP中的实现方法,并验证了二者结果的一致性。     

雷达脉冲信号压缩的一种新方法

该文提出了一种脉冲压缩的新方法匹配傅里叶脉冲压缩技术。该方法可对多目标回波在匹配傅里叶域实现压缩。压缩回波峰值位置相对时延呈线性变化,从而使该方法与传统的脉冲压缩技术匹配滤波器脉冲压缩一样,可在雷达信号处理中应用。文中首先给出匹配傅里叶脉冲压缩理论和脉冲压缩的回波时延分辨率,然后进行理论仿真验证。仿真结果表明该理论是正确的,所提出的方法是可行的。     

基于非线性渐增原理的脉冲压缩研究

从理论推导了非线性系数逐渐增加的非一致性光纤(非线性渐增光纤,NIF)也可以压缩脉冲的结论,并由仿真证明了这一理论结论,理论和仿真符合得很好.仿照传统脉冲压缩的研究方法,分析了这一新方法压缩脉冲的能力、压缩比以及基座能量等性能,结果表明,双曲函数的渐增形式更适于此类脉冲压缩.和已有的色散渐减方法进行了比较,结果表明,非线性渐增的方法压缩脉冲所需光纤长度更短、质量更好.     

单级磁压缩网络理论分析与实验研究

脉冲电源具有广泛的应用价值,而磁压缩技术是脉冲电源的关键技术.本文分析了单级磁压缩电路的结构和工作原理,设计并搭建了一种单级磁压缩电路,对其进行了仿真分析与实验研究,仿真结果和实验结果具有很好的一致性.实验结果表明,所设计的磁压缩电路可有效陡化电流波形.     

磁脉冲压缩电路的仿真分析

为了提高磁脉冲压缩电路效率并减小体积,使用PSPICE电路仿真软件,采用控制变量的方法,对影响磁脉冲压缩电路的各个因素进行了理论分析和仿真验证。在以纳米晶材料作为磁芯、总压缩比为100、两级磁脉冲压缩电路体积最小的情况下进行了仿真分析。结果表明,脉冲上升时间从6.7μs压缩到67ns,符合脉冲气体激光器对于快放电时间的要求;在负载电阻为250Ω、一级复位电流在1.09A~9.80A、二级复位电流在3.27A~14.50A时,系统效率的最大值为81.9%;负载电阻的取值以及复位电流过大过小都会对效率产生影响。该研究为激光器中磁脉冲压缩电路效率的进一步提升,以及体积的小型化提供了参考。     

用于高动态目标探测雷达的相位编码脉冲压缩技术

为避免多普勒频移对相位编码信号脉冲压缩处理的影响,提出了利用已知脉冲编码序列对回波信号进行逐符号共轭点乘的脉冲压缩方法,将对齐的回波信号转换为单频信号,并利用傅里叶变换实现信号能量的积累。理论分析与计算机仿真表明,多普勒频移对脉冲压缩性能无影响。该方法适合于应用到对高动态目标进行探测的雷达系统中。     

脉冲压缩技术在相干激光探测中的应用

针对宽脉冲相干激光雷达信号处理遇到测距精度差的问题,将脉冲压缩算法引入到相干激光雷达信号处理中。文章首先对脉冲压缩相干激光雷达测距原理和精度进行理论分析,通过仿真实验验证该理论正确性。仿真结果表明采用脉冲压缩的信号处理方法可以实现测距,并且可以提高测距距离和测距精度,为以后相干激光雷达测距提高作用距离与测距精度提供了重要的理论依据。     

基于TMS320C64x实现LFM信号的实时脉冲压缩

对脉冲压缩技术的原理进行了研究,并在理论分析的基础上介绍某型雷达信号处理系统基于高速通用数字信号处理器TMS320C64x实现数字脉冲压缩,讨论了几个现实问题。给出了相应的硬件框图、软件流程、算法实现及基于所用硬件进行的专门优化,并给出了仿真波形图。该方法经实际应用证明性能可靠,整体性能符合现场要求。     

脉冲压缩在激光测距中的应用

脉冲式激光测距和相位式激光测距是目前主要的激光测距方法,但是在复杂噪声环境中,容易因回波信号湮没于噪声中而失效。针对微弱回波信号的提取难题,提出了脉冲压缩式激光测距法。通过发射线性调频的脉冲激光,接收时采用脉冲压缩技术提高脉冲峰值功率,改善信噪比,从而获得湮没于噪声中的回波信号。该方法对于提高测距距离和降低激光功率具有重要的研究意义和应用价值。建立了激光测距中脉冲压缩方法的数学模型,并针对典型高斯白噪声环境进行了仿真,分析了脉冲压缩参数对测距的影响,设计了线性调频的激光信号源并基于FPGA实现了脉冲压缩信号处理。     

基于FPGA雷达成像方位脉冲压缩系统的设计

在对线性调频信号及脉冲压缩的原理进行简单的介绍后,给出雷达成像R-D算法中方位脉冲压缩实现的具体方法,设计方位脉冲压缩的模块化结构,然后在FPGA进行实现.文中指出了基于FPGA的系统中各个模块的作用以及具体的实现方法,给出仿真结果并进行总结.     

基于对数脉冲编码调制的语音压缩系统实现

语音对数脉冲编码调制(PCM)在数字电话通信等大型通用数字传输设备中已得到广泛应用.文中将其引入小型专用语音数字化传输设备中,设计并实现了以TMS320VC5402为核心的语音压缩系统.该系统主要由PCM线性编码器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、高速静态RAM及Flash存储器等构成,可完成64kbit/s的A律对数PCM的压扩.介绍了对数PCM原理,并给出了系统硬件连接及主要程序流程.     

基于CSD方法滤波器的FPGA优化设计

在高速信号处理中，特别是在大时宽带宽积条件下，高速雷达信号的数字正交采样和脉冲压缩包含大量的乘加运算，运算量非常大，使用DSP芯片实现需多片处理完成，使系统的工作延迟大、成本高、功耗大、调试困难。文中采用CSD（Canonic Signed—Digital）算法的思想，实现数字正交采样和脉冲压缩滤波器算法优化，可显著降低运算量，使用可编程逻辑器件迅速快捷完成系统的硬件设计，并用Ahera公司的FPGA芯片进行了验证，最后给出了结果比较和分析。     

数字下变频与脉冲压缩系统的设计与实现

数字下变频与脉冲压缩一直是雷达信号处理中的关键技术之一。应用现场可编程门阵列(FPGA)的IP核技术,研究了一种基于FPGA的数字下变频与脉冲压缩系统的实时实现方法。首先提出了系统的整体结构,然后介绍了数字下变频模块、脉冲压缩模块及接口模块的设计方法。在单片FPGA上实现了对实际采集的中频Chirp信号进行8K点或2K点可变点数的数字下变频与脉冲压缩处理,通过与Matlab软件计算结果的对比,验证了FPGA实时计算的正确性。最后分析了系统的可实现性与实时性。     

Gzip压缩的硬件加速电路设计

硬件无损压缩技术可以发挥专用电路的速度和功耗优势,被广泛应用于大数据计算以及通信领域.本文以GNUzip（Gzip）数据无损压缩技术为原型设计了一种硬件压缩电路.通过采用双Hash函数、并行匹配处理、面向硬件存储的LZ77压缩存储格式、高效数据拼接器等加速方法,发挥并行计算和流水线结构优势,提升压缩速率.该硬件压缩电路基于Verilog HDL设计,使用现场可编程门阵列（FPGA）进行测试和验证.测试数据表明：与软件压缩方式相比,该硬件压缩电路在获得适中压缩率（65.9%）的同时,其压缩速率得到显著提升,平均压缩速率达171Mb/s,满足网络通信、数据存储等实时压缩应用需求.     

噪声调频干扰技术研究及FPGA实现

针对线性调频信号,分析了噪声调频信号的波形、频谱及其对脉冲压缩雷达的干扰效果。在此基础上,介绍了噪声调频信号的FPGA实现方法,并对产生的噪声调频信号进行了时频分析,直观地展现了噪声调频信号的时频特性,为相关雷达干扰机硬件实现提供了参考。     

基于CSD算法的高阶FIR滤波器优化设计

在通信或雷达领域的高速实时信号处理中，通常包含大量的高速高阶FIR滤波器的设计。例如在雷达信号处理中，要进行数字正交采样和脉冲压缩器的设计，要求滤波器速率高，阶数大，运算量非常大。若使用DSP芯片则需多片处理完成，使得系统的工作延迟长、成本高、功耗大、调试困难。该文根据CSD（Canonic Signed—Digital）算法的思想，实现了高阶高速FIR滤波器的优化设计。该算法可显著降低算法的运算量，可用可编程逻辑器件迅速快捷地完成系统的硬件设计。文中举例用Altera公司的FPGA来实现数字正交采样和脉冲压缩滤波器算法优化，进行了实验验证，最后给出了结果比较和分析，证明这对基于FPGA的高阶FIR滤波器的设计有实际意义。     

基于PC104及FPGA的多功能脉冲接口卡的实现

介绍一种基于PC104及FPGA(现场可编程门阵列)的多功能脉冲接口卡的设计和实现.该接口卡的设计符合PC104总线标准,并采用FPCA作为核心器件,简化了硬件电路,除了少数接口器件外,大部分逻辑均在FPGA内部实现,性能稳定、抗干扰能力强.其主要功能是输出高精度的脉冲,对正交编码脉冲信号进行检测.     

基于FPGA的数字脉冲压缩技术

简述了脉冲压缩技术的原理以及APEX20KE系列FPGA的特点，给出了基于FPGA实现FFT的结构框图。在此基础上实现实时脉冲压缩的频域算法。该方法具有快速稳定、结构简单、性能价格比较高等特点。     

200MSPS数字脉冲压缩模块设计与实现

介绍了基于Xilinx公司FPGA（现场可编程门阵列）实现高速实时数字脉冲压缩处理的设计方法。本数字脉冲压缩模块由3片FPGA级联,分别完成脉冲压缩运算中的FFT（快速傅里叶变换）、复数乘窗和IFFT（快速傅里叶反变换）功能。在Xilinx器件上实现了数字脉冲压缩算法。通过与MATLAB仿真结果比较,该数字脉冲压缩模块很好地实现了32k点的块浮点数字脉冲压缩功能,吞吐率达到200MSPS（百万次采样每秒）。     

大时宽带宽雷达信号高速脉压技术研究

以大时宽带宽雷达应用为背景,提出利用FPGA完成高速脉冲压缩的方案。对双通道正交和FPGA实现频域脉压作了详细分析。结果表明,该技术对大时宽带宽雷达实时得到高分辨一维距离像（HRRP）有重要意义。