基于RocketIO的SATA物理层实现

以Virtex-5 系列 FPGA 内嵌的 RocketIO 收发器模块为平台,分析 SATA（串行高级技术附件）协议的物理层功能,把 RocketIO 收发器的内部结构特点与协议要求相结合,设计基于 RocketIO收发器的 SATA 物理层电路。     

基于RocketIO的FPGA互连研究及应用

介绍了Xilinx Virtex-6及Virtex-5 FPGA 内嵌的高速串行收发器RocketIO,实现了Virtex-6与Virtex-5 FPGA之间数据的高速传输。仿真结果表明,RocketIO传输稳定速度可达3 Gbit·s-1,能够满足高速存储系统的要求。     

一种光电经纬仪数字相机数据传输系统的设计

为了实现数字图像以光纤为通道实时传输,利用RocketIO实现数据的串行以及解串操作,建立了适合于经纬仪的数据传输系统.针对Xilinx的Virtex-ⅡPRO 系列FPGA 内嵌的RocketIO 收发器模块,设计了用于经纬仪中数字相机的高速数据传输系统.结果显示,其单通道传输速率可达3.125Gb/s,数据延迟低于300ns, 误码率低于10-12,实现了数字图像高速、实时、远距离传输,满足了光电探测设备对于传输带宽的需求.     

千兆以太网MAC和RocketIO GTP收发器的集成实现

嵌入式三模式以太网MAC（媒体访问控制）和RocketIO GTP（GPRS（通用分组无线电业务）Tunnelling Protocol）收发器是Xilinx公司FPGA（现场可编程门阵列）器件内部的2个硬核。主要介绍了Virtex-5器件中以太网MAC模块和RocketIO GTP收发器模块的功能集以及千兆以太网MAC和RocketIO GTP收发器的集成实现。该实现在软件和硬件上大大简化了物理层与数据链路层之间的通信连接。     

XILINX推出622Mbps-10．3125Gbps串行收发器的VIRTEX-4 FX60 FPGA

赛灵思公司日前宣布向客户发货首批带有集成622Mbps-10．3125Gbps串行收发器的Virrex-4 FX60 90nm FPGA，该款FPGA可比业界其他竞争高速串行I／O解决方案提供更佳的设计余量和灵活性。赛灵思设计Virtex-4 RocketIO收发器旨在为客户提供充分的高端性能和最多的设计余量。对于运行速度低于10．3125Gbps的设计，它可保证设计人员在需要时获得更高带宽。     

基于 RocketIO自定义传输协议在高速串行通信中的设计与实现

为了便于工程应用,提高数据传输速率,以Xilinx公司Virtex5系列FPGA内嵌的RocketIO为物理层,实现了基于自定义传输协议的两种设计---高速收发器的设计与高速串行接口的设计,并对两种设计进行了简要分析,指出了适用的不同场合．以高速信号采集为实例,在IS E开发环境中实现了基于自定义传输协议的高速串行接口,用Chipscope捕获数据并对其进行分析,得出基于RocketIO的自定义传输协议在高速串行通信中可靠性高,误码率低于10-13．     

赛灵思Virtex－5 FXT器件量产

赛灵思公司宣布其集成有6．5 Gbps RocketIO GTX收发器和嵌入式PowerPC 440处理器内核的Virtex－5 FXT FPGA已经投入批量生产,同时也已开始提供针对收发器而优化的Virtex－5 TXT FPGA平台产品样品。作为业界应用最广泛的65nm高性能FPGA,只有Virtex－5系列可以为高速串行和高性能嵌入式设计的设计人员提供一个经过验证的成熟解决方案。     

RocketIO在高速数据通信中的应用

以现场可编程门阵列（FPGA）内嵌的吉比特收发器RocketIO为物理层,提出了两种高速数据通信的应用模型——基于标准协议的可靠通信模型和基于自定义协议的实时传输模型,并对二者做了简要的分析和比较。利用RocketIO内建的时钟数据恢复、8B/10B编解码以及串化解串电路等实现嵌入式时钟下芯片间或板卡间的高速串行数据自同步传输,克服了系统同步和源同步方式下对时钟抖动要求严格、传输速率受限等种种不足,使单通道线速率达到3.0Gb/s以上,并可保证低功耗、低误码率甚至无误码传输。     

大容量弹载数据记录器的设计与实现

提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150Mbyte/s,存储容量为128GByte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125Gbps;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。     

基于RocketIO接口的高速互连应用研究与实现

在此立足于嵌入式应用的背景,在理解RapidIO协议和Fibre Channel协议的基础上,通过对嵌入在FPGA内的RoeketIO高速串行收发器工作原理的研究,结合某信号处理接口模块的实际应用,在系统内实现RapidIO接口功能,在系统间实现FibreChannle接口功能,总结出基于RocketIO接口的高速信号完整性设计的应用特点,并进行简单的链路传输特性的测试,为高速互连系统的设计与研究提供了可靠的技术支撑。