基于FPGA的全数字Costas环的设计与实现

介绍了传统模拟Costas环路存在的问题,通过对Costas环路原理的分析,利用连续时间域与离散时间域之间的变换关系,推导出Costas环路的离散模型,据此阐述了环路各模块参数的计算及电路设计。最后利用FPGA对Costas环载波恢复电路进行了实现,并给出了所实现的RTL原理图。     

数字直扩接收机中同步环路设计与仿真

同步是扩频通信系统中的一个重要问题。该文详细介绍了直接序列扩频（DSSS）通信系统中，数字科斯塔斯（Costas）环、数字延迟锁定环（DLL）的工作原理和环路中二阶环路滤波器的设计方法，并根据该原理提出了一种新的码环实现方案。使用Matlab对数字直扩接收机进行了仿真。不同环路滤波器参数下环路捕获性能的仿真结果及系统解调误码率证明了该环路滤波器在Costas环和DLL环中的正确性和实用性。其较好地解决了直扩系统中载波和伪码精确同步的问题。该文所设计的数字直扩接收机可有效地应用于CDMA及GPS等系统之中。     

GPS软件接收机载波跟踪环的设计实现

在接收机的信号优化问题的研究中,多普勒频移的跟踪是GPS信号解扩的关键技术之一.针对传统载波跟踪环路中由接收机加速度和加加速度引起的多普勒频移跟踪误差大的缺点,根据科斯塔斯(Costas)环实现载波跟踪的基本原理,为了减少信号误差,提出了接收机载波跟踪环路中鉴别器、滤波器和载波NCO的一种软件实现方法,推导出在不同动态环境下载波跟踪环路带宽和环路频率更新时间的理论值范围,最后对不同动态软件接收机接收的信号进行了跟踪仿真.结果表明:设计的载波跟踪环路功能正常,性能稳定,可快速精确地完成GPS信号的载波跟踪.     

直扩信号数字载波环的FPGA设计与实现

在DSSS(直接序列扩频)系统中,载波同步是关键技术之一,其同步时间及精度在一定程度上直接影响着整个系统性能的优劣。结合一个具体的工程实例,以FPGA为设计平台,对BPSK调制方式的DSSS信号Costas环载波恢复电路进行了设计,详细阐述了全数字化Costas环路各部件的参数设计方法。最后给出了实现后的仿真测试数据,仿真结果表明,该Costas环路具有十分优良的性能(输入信噪比为0dB时,环路锁定后相位抖动小于5度)。     

数字解调器设计与实现

针对通信系统中解调电路体积大、结构复杂、抗干扰能力差等缺点,通过深入研究数字解调原理,设计并实现了基于FPGA的QPSK全数字中频解调器。该系统采用数字Costas环来完成载波同步电路设计,同时采用基于Gardner算法的位同步环路完成符号抽样判决处理,并利用Modelsim和Matlab等软件对各个关键技术模块进行了仿真验证,最后通过在线调试得到测试结果。测试结果表明,该数字解调系统具有较高的数据传输速率、较低的误码率以及较大的载波同步及位同步捕获带宽。     

适用于高阶QAM的改进型Costas环研究

为提高高阶正交幅度调制(QAM)解调中载波恢复的收敛速度及跟踪稳定性,基于软件无线电设计思路和传统科斯塔斯(Costas)环基本原理,提出一种改进型Costas环的研究方法。该方法采用符号鉴相器代替传统的乘法器鉴相器,设计的环路滤波器运用多系数调整取代传统的一组系数调整。以1024QAM信号解调为例,通过使用Matlab/Simulink下的System Generator工具箱对解调系统建模仿真,以验证其载波恢复性能。仿真结果表明,改进的Costas环能准确地对接收的高阶QAM信号进行载波恢复,且与传统算法相比,改进后的环路跟踪平稳、收敛速度更快速、误码率更低,较好地改善了通信质量。     

基于FPGA的数字Costas锁相环路的设计

介绍了应用EDA技术设计嵌入式全数字Costas锁相环路的方法．建立了连续域环路线性模型，给出环路方程，并利用连续域和离散的变换关系，即Laplace变换和Z变换的关系，由连续域环路的线性相位模型推导出了离散域环路的线性相位模型，由此来讨论二阶Costas环路在离散域实现方法，讨论了离散域中环路滤波器的传递函数及实现，讨论了DCO的离散设计方法及实现，并采用从逻辑电路的顶层到底层以及模块化的设计思想，用VHDL缟程语言，通过逻辑综合和仿真，可缟程逻辑器件FPGA予以实现．     

直扩QPSK系统中Costas环原理及其实现

介绍了某直接序列扩频、QPSK调制系统接收通道中四相Costas载波跟踪环的原理及其基于DSP+FPGA的实现。着重论述了跟踪环的鉴相特性和环路滤波器的设计和参数计算。     

基于DSP的高阶COSTAS锁相环的设计

COSTAS环是一种闭环自适应系统,用于提取相干载波.本文主要介绍了一种用于载波同步的高阶COSTAS环路,用于完成MPSK的相干解调中的载波同步.本文提出了一种便于软件实现的COSTAS环路的简化结构,用于完成8PSK的载波同步,并详细讨论了采取数字信号处理器(DSP)编程实现COSTAS环路的一些问题.     

基于改进Costas环的高精度数字BDPSK通信系统的FPGA实现

随着软件无线电数字通信系统的应用,使用大规模可编程器件FPGA的技术成为数字通信系统研究的热点。在高精度BDPSK系统中,基于传统Costas环的载波提取会占用FPGA器件的较大资源,采用改进的Costas环进行载波同步提取,节省了较多乘法器和加法器,提高了载波提取的运算速度。基于改进Costas环设计的14位数据端高精度BDPSK数字通信收发系统,将所有基本的单元器件集成在一块可编程FPGA芯片上,提高了系统的集成度,增加了电路的可靠性。同时,系统参数及输出数据位宽均可通过编程调整。这种可编程的数字通信系统具有良好的应用前景。     

基于InfiniBand的存储系统目标模拟器

本文设计了一个支持SRP数据旁路加速和多I／O并发处理的存储系统目标模拟器I／O存取模型,通过主机通道GUID标识号与逻辑卷之间的动态映射关系实现存储系统逻辑存储资源的授权访问与屏蔽策略,并进一步提出了通过并发访问阵列设备来增加I／O带宽的方案。测试证明,目标器具有高带宽、低延时、可扩展、卷映射灵活等特点。     

DDS几种主要相位——幅度转换方法

在直接数字频率合成中,人们按照传统的合成原理得到的输出信号存在噪声,而减小噪声在很多实际的应用领域显得非常必要,因此,该文就减小相幅转换中出现的截断误差,以减小DDS输出信号噪声,对人们用到的几种典型的相幅转换方法做了详细介绍和比较,期望给实际应用提供理论指导。     

LabVIEW在数字电路课程教学中的应用

数字逻辑电路是广大电子工程院校的一门基础课程，如何在教学实验中使学生更好地学习数字逻辑电路和对已有的数字逻辑电路进行验证是一个比较繁琐的问题，通过利用LabVIEW提供的布尔逻辑量及运算符来构成数字逻辑电路的基本单元，介绍如何在教学实验中用LabVIEW对数字逻辑电路进行仿真的方法。     

直接数字频率合成在软件无线电中的应用

阐述了软件无线电技术(Software Radio),直接数字频率合成技术(Direct Digital Frequency Synthesis)的一般概念、基本原理及技术特点,并介绍了直接数字频率合成技术在软件无线电中的一些应用,初步提供了一种DSP DDS实现基于软件无线电的多制式信号发生器方案。     

一种工作频率可调的锁定放大电路在液体微弱电导测量中的应用

提出了一种基于直接数字合成(DDS)技术的锁定放大电路设计.该电路工作频率可在0～1.25 MHz范围内调整,并具有自动相位跟踪的特点.该电路成功应用于液体微弱电导的高分辨率测量.实验结果表明,在1～50μS的测量范围内,电路的分辨率高于0.01μS.此电路作为一种通用锁定放大电路也适用其它类似的微弱信号检测应用.     

基于DDS倍频技术的宽带雷达信号产生

直接数字频率合成器(DDS)具有捷变频、合成任意波形、频率分辨率高等优点,是新一代数字合成宽带雷达、通信信号产生的新技术,但是因为DDS输出频谱杂散电平和谐波电平偏高,为了获得宽带高纯频谱雷达信号需采用DDS+倍频技术。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

相位码补偿法实现DDS无相位截断杂散的研究

介绍了存在相位截断的直接频率合成（DDS）系统的原理,通过分析正弦波形相位幅度映射关系的方式阐述了相位截断杂散的来源。推导了在高频率分辨率和正弦波形无损压缩的条件下截断后相位码长最佳值,并提出了在相位截断之前对相位码进行补偿以消除误差的方法实现无相位截断杂散DDS系统,最后利用MATLAB仿真和FPGA硬件电路验证了该方法的有效性。     

SDH设备时钟中的数字锁相环设计

提出了一种新的用于实现SDH设备时钟的数字锁相环,采用时数转换器来实现数字锁相环中的鉴相器;该时数转换器的时间测量精度达到200 ps,因而极大地改进了鉴相器的鉴相精度;改进后的数字锁相环具有很好的频率稳定度和相位特性,对时钟源有很好的跟踪能力,且能实现时钟源的平滑切换,完全满足了ITU-T G.813规范要求。     

A new methodology of extraction, optimization and application ofcrisp and fuzzy logical rules

A new methodology of extraction, optimization, and application of sets of logical rules is described. Neural networks are used for initial rule extraction, local or global minimization procedures for optimization, and Gaussian uncertainties of measurements are assumed during application of logical rules. Algorithms for extraction of logical rules from data with real-valued features require determination of linguistic variables or membership functions. Contest-dependent membership functions for crisp and fuzzy linguistic variables are introduced and methods of their determination described. Several neural and machine learning methods of logical rule extraction generating initial rules are described, based on constrained multilayer perceptron, networks with localized transfer functions or on separability criteria for determination of linguistic variables. A tradeoff between accurary/simplicity is explored at the rule extraction stage and between rejection/error level at the optimization stage. Gaussian uncertainties of measurements are assumed during application of crisp logical rules, leading to "soft trapezoidal" membership functions and allowing to optimize the linguistic variables using gradient procedures. Numerous applications of this methodology to benchmark and real-life problems are reported and very simple crisp logical rules for many datasets provided.