An Approach to Minimize the Test Configuration for the Logic Cells of the Xilinx XC4000 FPGAs Family

This paper describes an approach to minimize the number of test configurations for testing the logic cells of a RAM-based FPGA taking into account the configurability of such flexible device. The proposed approach concerns the XILINX 4000 family. On this example of FPGA, a bottom-up test technique is first used to generate test configurations for the elementary modules, then test configurations for a single logic cell, and finally test configurations for the m × m array of logic cells. In this bottom-up technique, it is shown that the key point is the minimization of the number of test configurations for a logic cell. An approach for the logic cell of the XILINX4000 family is then described to define a minimum number of test configurations knowing the test configurations of its logic modules. This approach gives only 5 test configurations for the XILINX4000 family while the previous published works concerning Boolean testing of this FPGA family gives 8 or 21 test configurations.     

地面数字电视接收机PN匹配滤波器的FPGA实现

针对在FPGA中实现国标地面数字电视接收机的需要,介绍了PN数字匹配滤波器的传统实现方式及其转置结构,针对其资源利用的不足提出并实现了一种基于片内RAM的设计方案,有效地降低了PN相关模块的资源占用率.     

Board-level built-in self-repair method of RAM

This paper describes the method of built-in self-repairing of RAM on board, designs hardware circuit, and logic for the RAM’s faults self-repairing system based on FPGA. The key technology is that it utilizes FPGA to test RAM according to some algorithm to find out failure memory units and replace the faulty units with FPGA. Then it can build a memory that has no fault concern to external controller, and realizes the logic binding between external controller and RAM. Micro Controller Unit (MCU) can operate external RAM correctly even if RAM has some fault address units. Conventional MCS-51 is used to simulate the operation of MCU operating external memory. Simulation shows FPGA can complete the faulty address units’ mapping and MCU can normally read and write external RAM. This design realizes the RAM’s built-in self-repairing on board.     

(2,1,7)卷积码Viterbi译码器FPGA实现方案

移动通信系统标准中普遍采用卷积码作为信道编码方案。本文阐述了目前最常用的卷积码译码算法——Vit-erbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法。该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以充分利用FPGA的优势获得较好的译码结果。利用幸存路径交换寄存器模块,能有效减少存储量并降低功耗。     

视频格式转换资源最小FPGA解决方案

提供了对隔行数字视频进行去隔行,帧频转换,分辨率变换的最简FPGA设计方案.达到FPGA内部资源和外部RAM耗用量都为最小的目的.该方案通过一对乒乓工作的RAM将去隔行,帧频转换,分辨率变换这三项本需分级完成的处理同时实现,使得资源耗用得以最小化.其中去隔行采用场合并方式,帧频转换采用帧重复方式,分辨率变换采用均匀插值方式.     

捷联惯性组合导航系统的工程设计

为适应组合导航计算机系统的微型化、高性能度的要求,拓宽导航计算机的应用领域,文中设计了一种基于PC104和可编程逻辑阵列器件协同合作的导航计算机系统。系统主要包括数据采集模块和数据解算模块两部分,给出了PC104与FPGA的片内接收模块进行通信的设计方案。为提高FPGA与工控机之间的数据传输速度,设计了通过共享双端口RAM的方式,实现了工控机与FPGA之间的高速数据交换。从硬件结构和软件设计方面说明了系统各模块的功能以及模块间的通信。     

SRAM-Based FPGAs: Testing the Embedded RAM Modules

This paper addresses the problem of testing the RAM mode of the LUT/RAM modules of configurable SRAM-based Field Programmable Gate Arrays (FPGAs) using a minimum number of test configurations. A model of architecture for the LUT/RAM module with N inputs and 2N memory cells is proposed taking into account the LUT and RAM modes. Targeting the RAM mode, we demonstrate that a unique test configuration is required for a single module. The problem is shown equivalent to the test of a classical SRAM circuit allowing to use existing algorithms such as the March tests. We also propose a unique test configuration called pseudo shift register for an m × m array of modules. In the proposed configuration, the circuit operates as a shift register and an adapted version of the MATS++ algorithm called shifted MATS++ is described.     

基于FPGA的数字电子钟设计

采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一.本文给出一种基于FPGA的数字钟设计方案.该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统.整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试.测试结果表明该设计方案切实可行.     

以嵌入式8051 IP核为时序控制核心的TFT-LCD实时显示控制器

针对便携式仪器仪表对彩屏液晶显示器件依赖性逐渐增强的现状,设计并研制了以Xilinx公司生产的型号为XC3S400的FPGA芯片为硬件核心,以嵌入式8051IP核为时序控制核心的TFT-LCD实时显示控制器。采用FPGA内部的Block RAM资源对内核需要的存储器模块进行初始化配置,采用异步FIFO实现FPGA采集到的高速数据流与IP核处理速度之间的速率匹配。控制器具有较强的通用性,可以适用于多种型号液晶的控制,应用空间广阔。     

FPGA潜在缺陷测试技术综述

在FPGA的设计、生产过程中,测试是保证器件质量的关键步骤。针对FPGA典型的潜在缺陷,阐述了主流的FPGA测试方法,对各方法的优缺点做了简要对比和总结。同时提出了对构成FPGA的可编程逻辑资源、互联线资源、端口资源、内嵌核4大模块分别进行测试的分类测试法,分析每个模块的典型缺陷,归纳对应的测试方法。     

DSP EMIF与FPGA双口RAM高速通信实现

现代电子技术的快速发展使得大量的数据需要处理与传输,为解决该问题,通过TMS320C6455的EMIF接口实现了DSP与FPGA之间的数据双向快速通信。FPGA通过EMIF接口将内部RAM中的数据传输给DSP进行处理,DSP将处理后的数据结果再通过EMIF接口传送到FPGA的片内接收模块双口RAM并进行存储。EMIF通道实现了对数据的传输,双口RAM完成了对数据的接收。实验结果表明,该设计方案能够实现数据的双向快速正确传输。     

基于FPGA的GPS相关器改进方案

在GPS芯片或者其他信号处理芯片中,经常需要做移动相位进行相关的运算,用硬件来实现这样的运算是相当耗资源的,但有时候也不可避免。基于此,在传统的采取循环移位寄存器存储数据并且移位来进行相关运算的基础上提出一种新的方案,考虑到FPGA有大量现成的Block RAM可以利用,所以采用Block RAM来存储数据并且通过改变Block RAM地址来进行相关运算,理论和实践证明,该方法达到了同样的目的并且更加经济有效,节省了大量资源。     

LDPC码的级联译码算法的改进与实现

针对中短码长中LDPC码的OSD串行级联译码算法,给出了一种FPGA实现方案。该方案基于FPGA芯片中的块RAM资源,实现了OSD译码中GF(2)上的高斯消元算法,避免了其对逻辑资源的大量消耗。结果表明,该实现方案可在中低端FPGA上实现500 kbit·s^-1吞吐量的LDPC码OSD串行级联译码器。     

一种数字存储示波器显示电路的设计与应用

为了满足高性能数字存储示波器波形显示的稳定性,介绍了以双口RAM IDT-70T3539M和EP1C4F324C8为主要器件搭建的数字存储示波器显示控制电路方案,详细讨论了 FPGA 内部各功能模块和液晶显示相关驱动程序的编写。与原显示方案相比,此方案更能满足示波器波形显示的各项性能指标要求。该显示方案实现了波形更新率为每秒2 000波形,支持分辨率为640×480和18 bit色的TFTLCD,并可实现多种显示方式。     

复用器硬件平台的设计与实现

提出了基于Stratix II系列FPGA的复用器硬件平台方案,对该平台的各个电路模块分别进行设计和测试,最终形成一个完整的复用器,单片FPGA实现片上系统,成本低,并利用FPGA的纵向移植特性,拓展复用器的复用路数,灵活方便。     

基于USB＋LVDS的FPGA远程测试系统

针对恶劣环境下测试FPGA工作性能的需要,本文提出了一种基于USB接口和LVDS传输的FPGA远程测试系统的设计方案,它以Cypress公司的CY7C68013单片机作为USB接口,采用TI公司的SN65LVDS3x传输芯片作为LVDS远程接口,能够对被测FPGA进行远程在线配置,并分别使用Jungo WinDriver和Borland Delphi设计了与之配套的设备驱动程序和数据采集程序。实验结果表明,整个测试系统具有结构简单、界面友好、性能稳定、传输距离远等优点,为测试FPGA在特殊环境下的工作性能提供了一种有效的实验手段。     

基于多波束风场位移测量法的高速数据采集和处理系统设计

为实现对风场的实时监控,多波束风场位移测量系统对数据采集系统提出了很高的要求。针对实际需求,设计了实现高速数据缓存和传输控制的FPGA芯片,主要包括PLL时钟管理模块、前级FIFO缓冲模块、后级双口RAM存储模块以及FIFO和RAM的读写控制模块等,很好地完成了数据的缓存和异步读取,并且极大简化了A/D芯片接口电路结构和印制电路板设计的复杂性。在开发环境QuartusⅡ6.1中对设计的各个模块分别进行了综合和仿真,仿真结果表明各模块均达到了设计要求。风场位移测量系统成功地对实地风场进行了测量,结果表明高速数据采集系统能够有效地检测出风场中不同距离处的散射回波信号,并据此计算出风速以及风向。     

RTL综合中FPGA片上RAM工艺映射

RAM（Random-Access-Memory,随机存储器）是FPGA（Field Programmable Gate Arrays）片上最重要的宏单元之一,RTL（Register-Transfer-Level）综合对FPGA开发中RAM的有效利用起至关重要作用.本文针对RTL综合中RAM源描述和目标结构多样化带来的技术难题,提出了一种RAM工艺映射方法,即建立工艺无关的RAM统一模型,在模型基础上通过建模、模式匹配、造价计算、绑定四步实现.该方法应用于RTL综合,可以将多种RAM源描述有效地映射到最佳类型和数量的FPGA片上RAM资源.实验数据表明采用该方法实现的RAM工艺映射效果和主流FPGA综合工具--Synplify和XST相当,该模块已经集成在自主开发的RTL综合工具--Hqsyn中并实现商用.     

基于DVB-S2的通用LDPC编码器的FPGA设计

针对DVB-S2标准中的LDPC码编码器,提出了一种基于FPGA的通用LDPC编码器设计,该编码器具有多码率通用的特点,并且利用IPCORE构造出多个ROM和RAM,实现了在同一信息位输入时所有与之关联校验位的并行处理,提高了编码速度.经试验测试表明,编码器能够稳定工作,处理速率约为63.371 Mbit/s,满足DVB-S2中不同码率下LDPC编码器的需求.     

基于FPGA的半导体激光器驱动电源的研制

半导体激光器驱动电源的性能是影响其工作特性的重要因素,提高LD驱动电源性能的研究具有重要的意义。提出了一种新型的基于FPGA技术的半导体激光器驱动电源设计方案,以FPGA为控制核心,LD驱动电源的AD/DA转换、温度PID控制、恒定电流驱动、LD保护及人机交互等功能模块电路均在FPGA的控制下协调工作。设计并实现了基于FPGA的LD温度控制与电流驱动电路,测试结果表明当LD的工作温度在20-30℃时,其工作温度稳定度优于±0.03℃,驱动电流的恒定度达到±0.1％。