“亿”招搞定奇怪频点超标问题

<正>一.前言在高速发展的数字化时代,电路中的时钟信号频率也越来越高,由于时钟信号在频谱上表现为能量集中的窄带频谱,这常常给我们的产品过EMI测试带来极大的困扰。除此之外,电路上还可能存在一些预期以外的类时钟干扰,在频谱上表现为窄带峰值,令人不知所措。本期小编将和大家一起来探讨如何应对电路中那些奇怪的类时钟频率辐射问题。     

利用扩频技术减少高速时钟电路的电磁干扰

数字电子设备的运行速度越来越快,其时钟频率就越来越高,时钟电路产生的辐射干扰就越为严重。本文介绍了一种对抑制时钟电路辐射干扰较为有效的方法-时钟扩频技术。     

一种可补偿高频衰减的差分时钟驱动电路

基于65 nm CMOS工艺,提出了一种能将差分时钟信号驱动到传输线上并且能将全摆幅差分时钟信号转换为低摆幅差分时钟信号的驱动电路。该时钟驱动电路改善了传统驱动电路无法补偿传输线的高频衰减且结构复杂的问题。采用Spectre软件对电路进行了仿真验证。仿真结果表明,所有工艺角下,温度在-40 ℃~125 ℃、电压在1.08~1.32 V范围变化时,该时钟驱动电路可将1 GHz工作频率的时钟信号转换为占空比为50%的低摆幅信号,该低摆幅信号在接收端可恢复为所需的轨到轨差分信号。该时钟驱动电路具有较好的高频传输特性。     

自动选择时钟源电路

该电路能在内部和外部时钟源之间进行自动选择,而不需用选择开关和任何其他输入。如果出现一个外部时钟信号,该电路将选择它;如果没有出现外部时钟信号,则电路就选择内部时钟源。该电路已证明对实验室测试设备有效,它能为建立时钟输入提供一种简单而经济的方法。该电路对于复杂的传动机构同样适用,因为其自动时钟选择性能可减少人为的误差。该电路工作如下:当没有外部时钟信号出     

S1240时钟和信号音模块

(一)时钟和信号音模块的组成和作用:图1是时钟和信号音模块的组成方框图。由图可见,该模块的终端主要由时钟的产生和分配、数字信号音的产生和分配以及测试信号分析器等部分组成。时钟的产生和分配部分包括外时钟接口电路、中央时钟电路和时钟分配电路,其作用是产生主时钟8.192MHz信号,分配至各机架各模块。数字信号音的产生和分配部分包括数字信号音发生电路、时间信号电路和信号音分配电路。实际上,时钟分配电路和信号音分配电路是合在一起的,其作用是产生各种数字信号音,如拨号音、忙音等,还能示出时、分、秒和1/10秒等数字时间信号,分配至各机架各模块。测试信号分析器(图1中     

面向电荷泵的占空比可调四相时钟发生电路北大核心

针对传统四相时钟发生电路产生的时钟波形信号易发生交叠、驱动电荷泵易发生漏电等问题，提出了一种占空比可调四相时钟发生电路。电路在每两相可能出现交叠的时钟信号之间都增加了延时单元模块，通过控制延时时间对输出时钟信号的占空比进行调节，避免了时钟相位的交叠。对延时单元进行了改进，在外接偏置电压条件下，实现了延时可控。基于55 nm CMOS工艺的仿真结果表明，在10～50 MHz时钟输入频率范围内，该四相时钟发生电路可以稳定输出四相不交叠时钟信号，并能在1.2 V电压下驱动十级电荷泵高效泵入11.2 V。流片测试结果表明，该四相时钟发生电路能够产生不相交叠的四相时钟波形，时钟输出相位满足电荷泵驱动需求。     

消除CCD时钟干扰的研究

本文对CCD驱动时钟串扰进行了详细分析,首次提出了一种改进的驱动时钟波形。与现在推荐使用的驱动时钟相比,该时钟不仅能够保证CCD有高的转移效率和高的信号处理能力,而且它在CCD各部分的干扰也相应减少了六倍左右。经过对CCD电荷转移过程的分析,提出了设计最佳驱动波形的准则以及计算机模拟方法和结果,并用实验验证了理论分析的正确性。文中还对注入过程进行了分析,指出了受时钟干扰影响较小的注入方法。同时还推导出了在输入端受输入电路限制的CCD最高时钟频率的表达式。     

用异或门倍频计数频率

如图所示在第一级数字计数器间插入一个异或门,构成的倍频电路,可以用于有噪声干扰的工业环境,电路可用一般的计数器和异或门构成。将异或门串接在计数器的时钟输入端成为一个数字控制的反相器。计数器的最低位输出作为控制信号。电路复位后,计数器的Q_0输出为低电平,异或门IC_1(MC14070B)相当于一个同相缓冲器。计数器IC_2(MC14518)在时钟正跳变边沿计数。当时钟输入正跳时,IC_2的Q_0输出变为高电平(图b),这时的异或门又相当于一个反相器。在输入信号的负跳边沿出现时,计数器的时钟输入端产生正跳变,又使Q_0输出变为低电平。输入信号使这一系列操作重复进行,其结果时钟信号的频率为输入信号频率的2倍,     

基于FPGA的时钟信号实现方法

时钟信号是时序电路的基础和整个电路得以正常运行的保证,由于仪器的小型化和低成本化对印刷电路板(Printed Circuit Board,PCB)具有严格的物理尺寸、层数等要求,使得通过震荡器和时钟分配IC获得多种频率时钟信号的PCB电路设计方法越来越难以持续。为此,设计三种基于FPGA的时钟信号实现方法,可以在FPGA引脚充足的情况下取代震荡器和时钟分配IC,为PCB电路提供多种频率的时钟信号。     

基于DRFM的SAR干扰技术研究

本文从DRFM的时钟分析出发,研究了DRFM的A/D、D/A时钟差异对输出信号的影响,并以此为基础研究了DRFM输出信号对SAR进行干扰所带来的影响,研究了A/D、D/A时钟的差异与干扰模式和干扰效果的关系,最后通过仿真对前文的分析进行了验证。     

某型接收机电磁干扰故障的分析和解决方法

电子设备特别是中长波段无线电接收机电磁干扰问题,一直是困扰接收机灵敏度提高的难点,当前电子设备的小型化使干扰源与敏感单元距离越来越小。针对新研制接收机生产过程中的一起电磁干扰问题,分析了电磁干扰的产生和危害,采取电路分割排除法和组件移动法,查找到了产生电磁干扰的源头,为接收机电源部分裸露的共模扼流圈产生辐射干扰。针对电磁辐射干扰源特点,对共模扼流圈采用电磁屏蔽技术,解决了接收机电磁干扰问题。     

对信息技术设备电磁兼容技术的分析

本文简略回顾了二十年来我国信息技术设备电磁兼容技术的发展,详细论述了干扰源的确定方法、印制电路板的设计、电磁干扰的抑制措施等实用技术.     

通信开关电源的EMC设计

开关电源模块的电磁兼容性（EMC）问题常常是制约我国通信电子产品出口的一个重要原因。主要介绍了通信电源模块的电磁干扰（EMI）源、抑制电路设计方法及一些应用的实例。     

基于CPCI结构变频器的电源设计

基于CPCI结构变频器若直接采用CPCI机箱内部的开关电源,存在较为严重的电磁干扰,为了消除此电磁干扰,文中通过分析基于CPCI结构变频器的电磁干扰源及切断干扰源的方法,设计了一种电源处理方式,通过实际电路的杂散指标测试,得出该处理方式可以有效地隔离数字电路与模拟电路间的电磁干扰,降低开关电源对变频器的干扰及其输出纹波.此外,本设计可以为其他接收机电源设计提供参考.     

一种有效抑制辐射性电磁干扰的驱动电路设计

开关电源工作在高频开关状态下,是电子设备主要的电磁干扰源.从麦克斯韦方程出发,分析了开关电源产生电磁干扰(EMI)的主要原因.介绍了开关电源传统的驱动电路及解决EMI的方法,提出了一种结构新颖的驱动电路.该电路不仅具有功率管开启时间不随其输入电容变化的优点,而且采用两段式的方法关闭功率管,有效减缓了di/dt和dv/d...     

高速电路非均匀互连线间电磁干扰分析

根据高速电路中线宽发生变化的非均匀互连线结构特点,利用分段线性和等效电路摸型的方法,结合HSPICE电路分析软件,提出了适用于任意条数的非均匀互连线的多导体等效电路模型及仿真模型,从倾斜角度、非均匀互连线长度和信号上升时间几个特殊因素方面,对高速电路中非均匀互连线间的电磁干扰规律进行了分析和总结。     

微机数据采集系统中A/D转换器抗干扰措施

本文分析了A/D转换器干扰电路原理.结合具体实践,对采用什么方法,使用什么元器件对A/D转换器的各种干扰实行有效抑制,以实现微机的电磁兼容进行了着重探讨.     

高速数字电路设计的电磁干扰控制技术

分析了电磁干扰的特点,阐述了抑制电磁干扰的几种有效的方法,探讨了高速数字电路在噪声抑制方面的设计原则,对于设计高速数字电路具有一定的指导作用。     

变频器应用系统电磁干扰分析及其抑制

在变频器调速系统的实际应用中,为了防止电磁干扰对变频器造成危害,必需采取抗干扰措施。本文对变频器电磁干扰的重要来源谐波干扰的产生进行分析,并介绍了抗干扰的几种措施,为变频器电磁兼容性和电磁环境分析提供了依据。     

钢铁企业中工控系统的抗干扰问题分析

在钢铁企业中无论是炼铁、炼钢、轧钢还是其他辅助生产线，都大量使用变频器。而变频器运行时既要防止外界干扰它，又要防止它干扰外界，变频器干扰再加上别的电磁干扰，给工控系统正常运行带来了麻烦。文中分析了电磁干扰及其对工控系统干扰的机制，指出在工程应用时必须综合考虑工控系统的抗干扰性能，并结合工程提出了几种有效的抗干扰措施。