一种双网实时串口通信的设计与实现

设计了一种跨网传输的串口通信软件,该软件采用数据收发双线程机制和数据队列线程间数据共享机制,设计了数据通信的数据帧类型校验、数据帧CRC校验和数据帧帧长校验等方法,保证数据高效性、安全性和完整性,通过速率测试和误码测试,证明该模型实现了可靠、安全和高效的串口通信,满足了在试验网和信息网之间实时数据通信的需要.     

CRC编码运算中移位寄存器的设计

循环冗余校验(CRC)是一种编码简单且有效的串行数据校验方法,在通信及计算机数据存储中得到了广泛应用.在串行CRC编码实现中,移位寄存器主要完成将并行输入数据转换成串行输出数据的功能,是整个设计的重要组成部分.以发送8位信息码为例,在Altera公司的开发工具QuarusⅡ软件下,分别选用数字集成电路芯片74LS166和VHDL编程两种方法,成功地完成了移位寄存器的设计,可以满足不同的应用需求.仿真结果准确、可靠,符合设计需要,有一定的实用意义.     

CRC编码运算中移位寄存器的设计

循环冗余校验（CRC）是一种编码简单且有效的串行数据校验方法,在通信及计算机数据存储中得到了广泛应用。在串行CRC编码实现中,移位寄存器主要完成将并行输人数据转换成串行输出数据的功能,是整个设计的重要组成部分。以发送8位信息码为例,在Altera公司的开发工具QuartusⅡ软件下,分别选用数字集成电路芯片74LS166和VHDL编程两种方法,成功地完成了移位寄存器的设计,可以满足不同的应用需求。仿真结果准确、可靠,符合设计需要,有一定的实用意义。     

基于FX编程口的PC与PLC的通信

介绍了一种利用FX系列PLC的编程口,实现PC与PLC的通信的方法,着重介绍了FX编程口通信的通信协议、通信命令、通信传输的数据帧格式、PLC元件查询地址的编址、校验和的计算,并利用Windows环境下的开发软件VB6．0编写通信程序。     

CRC算法在计算机网络通信中的应用

在计算机网络通信中，为了降低数据通信线路传输的误码率，可以采用一种差错检测控制——循环冗余码校验（CRC）。介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计。由于CRC算法采用软件校验的方法，不需要设计另外的硬件电路，校验速度非常快，提高了计算机网络通信的速度和报文传输的准确性。     

基于FPGA的10G以太网并行CRC设计

为了解决10G以太网通信链路中大规模数据并行CRC校验的实时处理问题,提出了一种基于级联结构的并行CRC校验方法。通过传统CRC编码结构推导出任意延拓序列的CRC校验方法,设计了针对任意延拓序列的CRC校验模块。在校验算法实现中针对传统异或逻辑进行了并行电路改进,降低了电路处理时延。搭建了实验环境对所设计模块进行了验证,实验结果表明,该方法可以有效满足10G以太网接入系统CRC校验要求。     

基于SATA接口的并行CRC32算法研究

在CRC校验基本原理及传统串行运算的基础上,介绍了一种快速并行CRC32算法,该算法运算简单、易于硬件实现。与SATA协议结合,设计了基于SATA接口的CRC32数据校验处理模块,该模块处理速度快、输出延时小,能够达到SATA接口实时处理的要求。最后,通过Quartus II开发平台及VHDL硬件描述语言,对SATA协议中帧结构传出的数据进行了仿真,验证了此算法的正确性及优越性。     

快速CRC校验及其实现

在数据信息传输中,检错能力最佳要算循环冗余校验码(简称CRC校验)。但CRC校验最突出的问题是校验时间长,从而影响数据信息的传输速度。本文介绍的快速CRC校验法,比现有一般的CRC校验提高速度7～8倍。     

10G以太网接口并行CRC校验的一种简化算法

在10G以太网接口设计中,64位并行数据的CRC校验是其设计难点之一,常见的一些方法在对其进行CRC32校验时,会因为以太网帧不一定结束在64比特边界,导致进行校验处理时需要同时包含8,16,24,32,40,48,56,64位的校验单元。本文提出了一种只需64位的校验单元即可实现其CRC校验的方法。     

100G以太网中高位宽并行CRC的简化方法

在100G以太网媒体接入控制器(Media Access Control,MAC)的设计中,需要采用高位宽的并行数据来降低对时钟的要求。在使用并行循环冗余校验(Cyclical Redundancy Check,CRC)时会有一个问题,即需要计算CRC的数据域长度不一定是数据通道位宽的整数倍,导致最后一组数据无法使用数据通道的位宽对其进行CRC计算。为了解决这个问题,本文提出了在帧前填充0的处理方法。仿真和测试结果都验证了该方法的可行性。该处理方法也能应用到其他的通信系统中。     

Matlab的图形处理器并行计算及其在拓扑优化中的应用

针对传统并行计算方法实现结构拓扑优化快速计算的硬件成本高、程序开发效率低的问题,提出了一种基于Matlab和图形处理器(GPU)的双向渐进结构优化(BESO)方法的全流程并行计算策略。首先,探讨了Matlab编程环境中实现GPU并行计算的三种途径的优缺点和适用范围;其次,分别采用内置函数直接并行的方式实现了拓扑优化算法中向量和稠密矩阵的并行化计算,采用MEX函数调用CUSOLVER库的形式实现了稀疏格式有限元方程组的快速求解,采用并行线程执行(PTX)代码的方式实现了拓扑优化中单元敏度分析等优化决策的并行化计算。数值算例表明,基于Matlab直接开发GPU并行计算程序不仅编程效率高,而且还可以避免不同编程语言间的计算精度差异,最终使GPU并行程序可以在保持计算结果不变的前提下取得可观的加速比。     

基于JavaCC的C代码自动并行化的设计与实现

针对当前大量遗产代码无法重复利用的问题,设计一种新的编译工具将C的串行代码转换为基于MPI+OpenMP的混合并行编程代码,降低了并行编程的开发成本。首先,通过对JavaCC的优化,实现一种可以解析C语言的词法和语法分析器,进行源代码分析并生成抽象语法树;其次,根据语法树对源代码进行控制依赖性和数据依赖性分析,产生可并行化的语句块分区;再次,按照提出的并行代码生成方法得到目标代码;最后,基于Visual Studio 2010构建目标代码仿真验证环境。实验结果表明,该工具可以较为理想地实现串行代码自动并行化,与手工编写的代码在加速比上的误差为8.2%~18.4%。     

Verilog到C翻译器的设计与实现

介绍了一种将Verilog硬件描述转化到等价C／C＋＋代码的自动翻译器的实现过程，并给出了简化Verilog行为模型的疗法、非阻塞赋值串行化的优化算法和一些访存优化原则。该方法没计的翻译器的生成代码可直接由C/C＋＋编译器汇编成可执行程序后进行仿真。采用龙芯RTL作为系统输入的测试表明，该方法的仿真速度可比一般仿真软件有成倍的增加，并能在系统评估和分析上发挥显著的成效。     

基于标记语言的跨平台并行编程框架设计

大量遗留的串行代码需要进行并行化改造,而并行程序复杂性及并行计算平台多样性导致改造成本较高.为此,设计了一种基于标记语言的三层并行编程框架,完成了从串行程序层到并行中间代码层、并行中间代码层到目标并行编程语言程序层的二个转换阶段.采用对串行代码进行语言标记的方法来实现并行中间代码层,该代码层实际是共享存储、分布式存储并行平台编程语言的一种抽象.该框架还实现了一种性能标记方法,可用于并行参数自动寻优.用于雷达数据处理的实验结果表明,实现了对应并行代码的生成,且并行加速比与人工实现的并行代码相当.     

基于FPGA 技术的多通道CRC 校验系统

CRC编码由于其简单的编码规则的在网络及存储等诸多场合得到广泛应用,随着现代存储和传输技术的发展,软件编码校验已难以满足Gbit级高速传输的需要。基于FPGA技术设计了一个采用多通道高度并行技术实现的高速循环冗余校验（CRC）系统。系统采用五个2Gbps校验通道并行工作的方式来达到10Gbps的数据吞吐率,系统实现采用VerilogHDL硬件描述语言设计,在QuartusII8.0平台上进行综合与布线,并将该处理单元封装为独立的IP核,并以Altera公司的EP2C20F484C6芯片为下载目标进行实现验证。综合结果表明,本设计可满足高速数据完整性检查的速率要求。     

千兆以太网CRC的算法与VLSI设计与实现

介绍了CRC的数学原理及具体在以太网中的算法与VLSI实现方式。以CRC-8为例，介绍了串行结构实现及并行输入的推导，并给出了Verilog HDL编程及相关技术。串行移位结构的数据吞吐量无法满足千兆以太网IGbps的要求，设计了一种8bits的并行VLSI结构，用0．25μm CMOS单元库综合后得出数据吞吐量达到2Gbps，完全满足要求。     

支持并行模拟的Verilog编译技术研究与实现

并行HDL模拟是加速大型复杂的VLSI系统模拟验证的有效方法，支持并行模拟的HDL编译技术是其中的关键技术，文章提出了一种支持并行模拟的Verilog编译技术，编译器将Verilog描述转换成C＋＋代码，最后与并行模拟核心库编译链接生成可执行并行程序。文章将编译器构成，代码生成方法和并行模拟核心库，该技术已经在并行Verilog模拟器ParaVer上实现。     

HPMR在并行矩阵计算中的应用

为了解决传统并行编程难度大、效率低的问题,提出一种基于MapReduce模型的并行编程方法,在高性能MapReduce平台上实现矩阵并行LU分解。实验结果表明,相比传统并行编程模型,MapReduce模型并行程序可较好满足高性能数值计算需求,其编程简洁性和可读性能有效提升并行编程效率。     

Mathematical programming-based approaches for multi-facility glass container production planning

This paper introduces a mathematical model (together with a relaxed version) and solution approaches for the multi-facility glass container production planning (MF-GCPP) problem. The glass container industry covers the production of glass packaging (bottle and jars), where a glass paste is continuously distributed to a set of parallel molding machines that shape the finished products. Each facility has a set of furnaces where the glass paste is produced in order to meet the demand. Furthermore, final product transfers between facilities are allowed to face demand. The objectives include meeting demand, minimizing inventory investment and transportation costs, as well as maximizing the utilization of the production facilities. A novel mixed integer programming formulation is introduced for MF-GCPP and solution approaches applying heuristics and meta-heuristics based on mathematical programming are developed. A multi-population genetic algorithm defines for each individual the partitions of the search space to be optimized by the MIP solver. A variant of the fix-and-optimize improvement heuristic is also introduced. The computational tests are carried on instances generated from real-world data provided by a glass container company. The results show that the proposed methods return competitive results for smaller instances, comparing to an exact solver method. In larger instances, the proposed methods are able to return high quality solutions.     

VB与Matlab混合编程的图像处理研究

在分析了VB6.0和Matlab7.0各自提供的程序接口的基础上,提出了一种通过数据文件将VB和Matlab联合在一起进行图像处理的方法,并通过一个实例表明,该方法减少了设计编程的时间,降低了编程难度,同时兼顾了代码安全和界面友好,适合于开发一个在Windows工作环境下运行的、具有丰富的程序接口以及图像处理能力的应用软件,且大大提高了开发效率,对于解决工程问题具有较大的参考价值。