FPGA芯片的抗强电磁干扰串口控制器设计

为了增强抗干扰能力,提升电子控制系统稳定性,设计了一种基于FPGA的RS-485抗干扰串口控制继电器核心板,采用FPGA芯片来实现串口数据的读取和继电器控制.串口接收部分使用7选4表决器实现物理层抗干扰,并且使用CRC校验和可靠协议进行通信.最终仿真测试和实际干扰测试表明,该系统具有一定的抗干扰能力.     

FPGA芯片的抗强电磁干扰串口控制器设计

为了增强抗干扰能力,提升电子控制系统稳定性,设计了一种基于FPGA的RS-485抗干扰串口控制继电器核心板,采用FPGA芯片来实现串口数据的读取和继电器控制.串口接收部分使用7选4表决器实现物理层抗干扰,并且使用CRC校验和可靠协议进行通信.最终仿真测试和实际干扰测试表明,该系统具有一定的抗干扰能力.     

物理隔离网闸的设计与实现

对物理隔离技术和物理隔离网闸进行了分析介绍,提出了基于总线双通道循环缓冲区实时开关技术,该技术克服了原有技术的不足,大幅提高了网闸内外网间数据的交换速度和数据的实时性。给出了利用FPGA在网闸系统的SDRAM总线上实现该技术的设计,结果表明系统的数据交换速度和实时性满足了千兆级网络的应用要求。     

物理隔离网闸的设计与实现

对物理隔离技术和物理隔离网闸进行了分析介绍,提出了基于总线双通道循环缓冲区实时开关技术,该技术克服了原有技术的不足,大幅提高了网闸内外网间数据的交换速度和数据的实时性.给出了利用FPGA在网闸系统的SDRAM总线上实现该技术的设计,结果表明系统的数据交换速度和实时性满足了千兆级网络的应用要求.     

一种SEU硬核检测电路的设计与实现

现有的现场可编程门阵列(FPGA)芯片在进行单粒子翻转(SEU)检错时,只能针对FPGA配置单元进行周期性重复擦写而不能连续检错纠错。为此,设计一种能连续检测SEU错误并实时输出检错信息的硬核检测电路。该设计改进传统FPGA芯片的数据帧存储结构,能对芯片进行连续回读循环冗余校验(CRC)。在FDP3P7芯片上的流片实现结果表明,该电路能在50 MHz工作频率下连续对芯片进行回读CRC校验,并正确输出SEU帧检错信息。     

基于双端口SRAM的网闸设计

物理隔离网闸是一种应用级的安全隔离系统,主要用来解决网络安全所带来的问题。基于双端口SRAM的物理网闸隔离系统采用双端口SRAM作为数据交换区,内外网处理单元通过设备驱动接口实现交换区数据的同步访问。该系统具备数据交换快,安全性能高等特点。     

基于带缓冲的双通道开关技术的网络隔离器设计

在对网络隔离技术进行分析的基础上,研究利用网络隔离技术来解决网络安全问题。目前的网络隔离产品大多是采用基于硬件的开关控制,受限于现有硬件技术条件,并且厂家要根据不同用户要求而开发生产针对特定应用的网闸,不能方便地同时支持多种应用。提出了一种改进的安全隔离网闸实现方案。重点是模块化和软件方式实现开关技术,采用独立的软件开关控制和模块化设计,解决了现有物理隔离网闸产品在硬件开关控制和所支持应用上的限制,这种采用软件实现开关功能的方式避免基于现有硬件技术的可用性和寿命时间的限制。     

一种改进的安全隔离网闸实现研究

物理隔离网闸技术是一种越来越受到重视的安全技术.文章首先分析了现有网闸产品实现的局限性,然后针对其在依赖硬件技术和只针对特定应用的限制提出了一种改进的安全隔离网闸的实现方法.避免了硬件技术的可用性和寿命时间的限制,提高了可扩展性并且节约了成本.     

基于FPGA的多通道多量程数据采集系统设计

为了实现多路模拟信号的准确采集、记录和显示,设计了一种基于FPGA的多通道、多量程数据采集系统。该系统采用FPGA作为主控芯片,通过FPGA内部的控制模块控制A/D数据转换和UART接口数据传输,并在FPGA内部完成数据处理。FPGA与上位机之间采用RS-232串口实现数据通信,上位机采用Viusal Basic编写监控界面,实现远程控制和显示。该系统具有性能稳定、实时性强、操作界面友好、可扩展性强等特点。     

基于FPGA的HS400模式eMMC控制器设计与实现

介绍了eMMC及其在HS400高速数据传输模式下的工作原理,提出了一种eMMC控制器的设计方案。实现了200 MHz工作频率下,使用DDR传输模式进行数据传输的eMMC控制器,并通过CRC校验模块实现对传输数据的CRC校验,增强了系统的可靠性。实验平台采用母板/子板总体架构,在Xilinx Zynq 7000 FPGA开发板Zedboard上实现eMMC控制器,通过FMC接口与eMMC芯片子板进行通信传输。仿真及板级测试表明, HS400模式下数据读写 的传输速率最高可达400 MB/s,能够在实际的eMMC开发中有效提高eMMC设备的访问性能。     

反熔丝FPGA在多路数据采集存储系统中的应用

针对在空间环境半导体易发生单粒子翻转效应,分析了反熔丝FPGA在空间环境的优势,采用Actel公司的反熔丝FPGA作为多路数据采集存储系统的主控芯片,着重阐述了反熔丝FPGA在与传统FPGA在时序电路设计和时钟控制方面的不同,介绍了存储单元的电路组成及其启动、擦除接口设计,并介绍了高速数据传输接口的改进设计。     

基于FPGA的微流控芯片电泳控制系统设计

设计一套基于FPGA的微流控芯片的电泳控制系统。该系统采用具有大量控制端口的FPGA作为系统的控制芯片,同时为了节约控制端口,选取串行控制的A／D与D／A芯片;采用USB2.0高速传输接口与上位机通信,满足了实施控制与数据上传的要求;采用VerilogHDL语言对芯片编程后,可同时对30个PCR芯片实施控制,另外还编写了基于Windows XP的驱动程序与控制软件。     

基于同步Slave FIFO技术的高速USB数传系统设计

给出一种基于"USB2.0Slave接口芯片+FPGA"架构的高速USB数传系统设计方案。系统以CY7C68013A为USB协议桥、FPGA为逻辑控制单元,优化设计有限状态机实现同步Slave FIFO接口协议,构建了USB数据高速传输通道,保证了数据传输、处理过程中的可靠性、实时性和高效性;优化了芯片固件加载方式,实现了系统在线自动升级加载功能。经实测,系统的数据传输处理能力平均可达320Mb/s,接近USB2.0协议规定的极限速率,固件可在1.2s内完成自动加载,使系统具备了快速升级能力。     

基于SoPC的1553B-PCI桥接通信模块设计

提出了一种基于Altera SoPC技术的总线桥接通信模块设计方法,完成1553B总线到PCI总线的桥接功能。在Altera FPGA平台上,自主设计了1553B总线控制模块,由Altera提供的IP核生成PCI总线控制模块,通过NiosII处理器完成总线数据交互。整个系统仅由一块FPGA和1553B总线的通信驱动电路组成,实现了系统的最小化设计。     

基于SHA-256的磁盘复制审计系统设计与实现

随着计算机和互联网络技术的迅速发展,电子数据鉴定的结论成为具有证据力的法定证据之一,文中介绍了电子取证中基于SHA-256算法的磁盘复制审计系统的设计与实现,在分析SHA-256算法的基础上,利用FPGA芯片实现了基于SHA-256算法的磁盘复制审计系统,提出了实现磁盘复制和生成SHA-256哈希值一种电路设计方案;利用SHA-256算法对DMA传输方式中的CRC校验码进行计算得到磁盘数据摘要,从而保证了采集数据的一致性,并且整个复制过程必须是可审计的;最后讨论了基于A1tera公司生产的StratixⅡ系列FPGA的实现结果。     

一种大容量并行采集系统实现方法

针对数据采集多通道和大容量存储的实际需求,提出了一种基于AD7658级联和CF卡存储的设计方案,重点对多通道信号隔离技术、AD级联控制及CF卡存储接口逻辑设计进行了详细的讨论。以FPGA作为主控芯片,完成对AD7658级联方式的采样率及数据串、并转换等控制;同时完成CF卡读、写、擦除等功能,并最终通过自定义协议将数据上传,上传速率达10 MB/s。测试结果表明,该模块数据采集功能正常,存储容量不小于500 MB,满足系统设计要求     

基于光纤传输的多路高速数据采集系统

介绍了8路高速数据采集传输系统的设计与实现。使用时分复用的数据传输方式将8通道数据通过3个光纤通道传输给处理设备,解决了多路高速数据传输的问题。采用FPGA作为主控芯片,TLK1501作为串/并转换和8 B/10 B编码芯片。A/D采样频率为20 MHz,整个系统的数据传输速率达到了1 920 Mb/s。通过使用Verilog语言编程,实现了数据的采集以及传输。该方案具有可行性好、方法简单、成本低的优点。     

基于ADS8568的八路数据采集系统设计

为了提高某惯性测量单元的精度,需对其输出信号进行大量采集以建立误差模型.该惯性测量单元不仅包含6路惯性传感器信号(3路陀螺和3路加速度计),还包括两路温度传感器输出以提供温度补偿,所以设计了基于ADS8568的八路数据采集系统.该系统采用AD芯片ADS8568,实现8路模拟信号的同步采集;以FPGA为主控芯片,控制信号的采集存储;以8G bit FLASH为存储芯片,实现大容量数据的实时存储.经实验验证,该采集系统可以正确采集传感器输出数据,采集到的数据正确有效,可用于误差建模的分析,具有一定的工程实用价值.     

基于FPGA的高速多通道数据采集系统设计

介绍一种基于FPGA的数据采集系统的设计,以CycloneⅡ系列的EP2C35F484芯片为主控单元,配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013,并结合外围电路实现了采集系统。基于QuartusⅡ9.0平台,实现了对ADS7825芯片和CY7C68013芯片的控制与通信,并采用Verilog硬件描述语言,实现了系统的仿真,给出了系统核心模块的时序仿真波形图。经测试,系统实现了对多路模拟信号的采集,具有良好的稳定性、快速性。