共查询到18条相似文献,搜索用时 140 毫秒
1.
本文采用Actel公司的AFS600系列FPGA,设计了一种电源管理系统。该系统主要由晶振、RTC及电压调整和监控模块等组成。系统首先由FPGA的内核将VR模块掉电。通过RTC和晶振计时,定时唤醒VR模块,让FPGA继续工作。这种电源管理系统可以让FPGA进入掉电和唤醒,实现低功耗的睡眠模式。 相似文献
2.
3.
概述Xilinx公司的FPGA(现场可编程门阵列)芯片正向高密度化发展,FPGA的内核在提供低成本和高性能的同时还要求低功耗。当今先进的亚微米IC工艺正趋于采用低电压供电,同时这将导致对大电流的不断需求。工程线路板的设计必需满足这类电源供电的需要。现在FPGA的内核和I/O的电源需要双电源供电。通常来说,I/O部分的供电电压是由设备中其它元器件所决定的,而FPGA的内核则依赖于产品本身的设计,其内核的供电电源分别为2.5V,1.8V或1.5V。电源的跟踪(Tracking)/顺序(Sequencing)的功能可以用来满足这一系列的电压要求。Elantec公司的M… 相似文献
4.
高端通信系统设计人员需要开发可满足复杂电源要求、支持更多功能以及满足更低处理内核电压电平的系统。然而,电源系统设计的复杂性日益增加,而且需要管理更多电压和更广泛的输入电压范围。此外,受到体积和成本的限制,电源系统的空间越来越小,功率越来越高,特别是高数字负载需要更高的瞬态响应能力。因此,设计出具有最佳性价比的电源系统对于设计人员来说是一个不小的挑战。 相似文献
5.
高端通信系统设计人员需要开发可满足复杂电源要求、支持更多功能以及满足更低处理内核电压电平的系统。然而,电源系统设计的复杂性日益增加,而且需要管理更多电压和更广泛的输入电压范围。此外,受到体积和成本的限制,电源系统的空间越来越小,功率越来越高,特别是高数字负载需要更高的瞬态响应能力。因此,设计出具有最佳性价比的电源系统对于设计人员来说是一个不小的挑战。针对以上难题,TI在其PTH系列产品的基础上,推出了T2系列非隔离式插入电源模块。该系列负载点(POL)电源模块能支持4.5V~14V输入电压范围上的降压DC/DC转换,可调输… 相似文献
6.
7.
设计了以FPGA为核心控制芯片的虚拟电源系统。实现了虚拟电源的硬件平台和软件系统,包括控制开关模块、电压采集模块、电压输出模块、电压自调整模块、UART模块、数值转换模块等。系统利用UART与上位机实现通信,通过控制AD5662和TPS5450芯片输出设定电压,并实时地从AD7699芯片处获得实际输出电压值,通过自调整模块使电压稳定在设定值的附近。电压测试范围从2.6V到4.2V,当系统不带负载时,输出电压的纹波小于10mV,当输出电流为1A时,输出电压纹波小于20mV。 相似文献
8.
9.
为了满足信号处理中常用的DSP FPGA系统设计要求,本文采用TPS54610设计了一个高效、稳定的电源电路,并根据电源加载的次序要求,设计成多电源顺序启动电路。 相似文献
10.
针对高速嵌入式系统对自动调节输出电压的电源系统的需求,本文采用PMBus总线为电源芯片之间,电源芯片和控制器之间的通信提供标准,通过重点分析基于PMBus总线的数字可编程电源的内部结构和电压识别的技术实现方法,设计了一支持电压识别(VID)技术的带两路独立电压输出的数字可编程电源系统。经PMBus总线进行配置后,该电源系统可以满足高速嵌入式系统的多种电压需求,取得了良好的效果。 相似文献
11.
12.
13.
Woon Kang Yong-Bin Kim Doyle T. 《Very Large Scale Integration (VLSI) Systems, IEEE Transactions on》2006,14(3):229-240
A fully digital, self-adjusting, and high-efficiency power supply system has been developed based on a finite-state machine (FSM) control scheme. The system dynamically monitors circuit performance with a delay line and provides a substantially constant minimum supply voltage for digital processors to properly operate at a given frequency. In addition, the system adjusts the supply voltage to the required minimum under different process, voltage, and temperature and load conditions. The design issues of the fully digital power delivery system are discussed and addressed. This digital FSM scheme significantly reduces the complexity of control-loop implementation (<1800 gates) and power consumption (< 100 /spl mu/W at 1.2 V) compared to other approaches based on proportional-integral-differential control. The power delivery control system is fabricated in a 0.13-/spl mu/m CMOS process and its core die size is 160 /spl times/ 110 /spl mu/m/sup 2/. 相似文献
14.
15.
16.
17.
18.
介绍了一种高速数字信号处理平台的电源设计实现方案,主要是基于FPGA DSP的结构实现高速数字信号处理。该方案采用先进的FPGA,DA转换器和DSP芯片,通过对DSP芯片和FPGA芯片及DA芯片的正确供电和电源监控来实现具有通用性、可扩充性的硬件平台,并对电源设计中的多项关键参数进行分析与阐述。 相似文献