基于FPGA的数字秒表的设计

以FPGA为核心的数字秒表,具有外围电路少、集成度高、可靠性强等特点。该数字秒表的设计是以VHDL为开发工具,以QuartusⅡ为软件平台,采用模块化设计,并通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。     

基于FPGA的数字调制信号发生器的设计

以设计数字调制式信号发生器为目的,依据通信系统中模拟和数字调制方式的理论基础,采用现场可编程逻辑阵列技术（FPGA）,给出了一种具有数字调制功能的信号发生器的设计方法。该发生器具有ASK、PSK、FSK功能,各个模块采用VHDL语言设计,然后下栽到EPF10K10LC84—3芯片来完成硬件电路的连接与测试。     

基于FPGA的多功能数字钟设计

文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能,能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并在FPGA硬件开发板上进行测试,实验证明该设计方案切实可行,对FPGA的应用和数字钟的设计具有一定参考价值。     

基于FPGA的任意波形发生器的设计与实现

提出了一种基于FPGA（现场可编程门阵列）采用DDS（直接数字频率合成器）技术的任意波形发生器设计方案。该方案的硬件电路以FPGA为核心器件,辅以D／A转换器、程控放大和人机接口电路构成。其中FPGA内部控制电路采用8051单片机软核为核心进行设计,信号合成电路采用VHDL语言设计数控振荡器实现,低通滤波器为采用窗函数法设计的16阶线性FIR数字滤波器。     

用VHDL设计直接数字频率合成器

应用EDA技术，以FPGA／CPLD器件为核心，用VHDL语言设计直接数字频率合成器。本文给出了他的工作原理、设计方法和主要的程序代码。采用FPGA设计的直接数字合成器不仅可方便地实现各种比较复杂的调频、调相和调幅功能，而且具有良好的实用性。     

基于FPGA的数字电子钟设计

采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一.本文给出一种基于FPGA的数字钟设计方案.该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统.整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试.测试结果表明该设计方案切实可行.     

基于DSP Builder的数字滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计比较复杂。提出一种采用FDATOOL工具和DSP Builder实现FIR滤波器的设计方案,按照MATLAB/Simulink/DSP Builder/QuartusII设计流程,使用FDATOOL工具可以实时调整滤波器的参数,采用DSP Builder设计了一个16阶FIR低通滤波器模型,并完成了仿真与验证,将模型转换生成VHDL代码,实现了基于FPGA的数字滤波器的设计。结果表明,该方法简单易行,易修改与移植,可满足设计要求,它验证了采用DSP Builder实现数字滤波器设计的独特优势。     

用FPGA实现数字语音系统中的VGA控制器

介绍了用FPGA代替显示器控制器(CRTC),并用VHDL产生VGA时序信号的详细方法,从而完成了用FPGA实现数字语音系统中的VGA控制器的设计方案.这种设计方法已经应用于数字语音系统的显示部分.     

一种基于FPGA的可变模计数器的VHDL实现

可变模计数器是数字系统中广泛应用的一种电路模块,本文讨论了一种基于VHDL语言实现的可变模计数器的EDA设计方案,采用FPGA芯片作为设计载体,FPGA具有在线可重构的优点,如需对计数器的技术指标进行修改,只需修改源程序中的相应参数,重新进行编译、仿真、配置即可,使得设计本身灵活性好,便于升级和维护.     

基于FPGA的数字下变频器的设计

采用软件无线电思想,设计和实现了基于FPGA的数字下变频器,应用于数字中频接收机中,主要完成信号的下变频、多速率抽取和滤波等功能。采用自上向下的模块化设计方法,将数字下变频的功能划分为不同的模块,通过VHDL语言和IP核设计各功能模块。通过ISE和Matlab工具对数字下变频器进行了仿真设计,在FPGA硬件平台上进行了测试验证,结果表明:数字下变频器稳定可靠、通用性强、灵活性高,满足数字中频接收机的设计要求。     

基于DE10_lite的篮球计时器实验

由国际篮球联会对计时器的要求和友晶科技公司的DE10_Lite的功能,提出设计要求,选择方案框图;应用VHDL语言,设计顶层文件,及各底层模块。通过Quartus Prime17.1软件实现了预期的仿真波形和验证了关键设计结果;通过DE10_Lite实现了下载功能。文章对基于FPGA数字电路实验提供了思路。     

基于VHDL的MFSK调制电路设计与仿真

在数字通信系统中,数字调制与解调技术占有非常重要的地位。随着FPGA技术的发展,数字通信技术与FPGA的结合体现了现代数字通信系统发展的一个趋势。文介绍了MFSK调制解调的原理,并基于VHDL实现了MFSK调制电路设计,仿真结果表明设计方案是可行的。     

基于分布式算法FIR滤波器的设计与实现

提出了一种基于现场可编程逻辑器件(FPGA)的有限冲击响应(Finite Impusle Response, FIB)滤波器的设计新方法,该方法利用分布式算法来并行实现FIR数字滤波器硬件电路,并用VHDL编程。仿真实验结果表明,该方法能使设计简单、灵活,同时利用加法器代替乘法器不仅节约了硬件资源,而且提高了数字信号处理的速度。     

用于谐波检测中的数字低通滤波器的设计

谐波检测中数字低通滤波器的设计是关键.本文通过选用现场可编程逻辑器件(FPGA)确定了数字低通滤波器的硬件实现方案,并按照层次化、模块化、参数化的设计思路,采用VHDL硬件描述语言进行了硬件设计并进行了仿真验证,为电力有源滤波器谐波检测中低通滤波器设计提供了参考.     

FPGA中Bayer到YCbCr图像格式转换的设计

提出了一种基于FPGA平台的Bayer到YCbCr格式数据转换的设计方法。在Bayer到RGB格式转换阶段,对CMOS传感器输出的Bayer格式数据采用3x3双线性插值算法恢复真彩色图像;在RGB到YCbCr色彩空间转换阶段,结合色彩空间转换公式,优化数字逻辑结构进行硬件描述语言设计。实验仿真结果验证了系统设计的可行性,以及Bayer到YCbCr格式转换的正确性。     

用于谐波检测中的数字低通滤波器的设计

有源电力滤波器谐波检测中数字低通滤波器的设字低通滤波器的硬件实现方案,并按照层次化、模块化、参数化的设计思路,采用VHDL硬件描述语言进行了硬件设计,并进行了仿真验证,为有源电力滤波器谐波检测中低通滤波器设计提供了参考.