可重配置处理器的体系结构级功耗模型与分析

按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。     

基于DSP和ADS8515的数据采集系统

在自动测量和控制系统中,为了解决数据采集速度慢的问题,提出运用TI公司TMS320VC5502芯片开发 一种快速数据采集系统.介绍了基于DSP的数据采集系统的整体结构和各组成模块,系统总体设计,A/D转换芯片前端电路设计及DSP数字信号处理器的硬件接口设计,给出了系统的软件设计和数据采集与处理的结果.该系统具有硬件电路简单、采集精度高、实时显示以及功耗低等优点.     

基于电力线通信的视频监控系统终端设计

为满足家庭和实验室等局部小范围内快速搭建监控系统的需求,设计基于电力线通信(PLC)的视频监控系统终端。该终端系统的PLC模块实现数据在电力线上的传输,控制器模块采用S3C2440处理器芯片,基于Linux操作系统实现视频采集、数据压缩、网络传输、实时显示、存储等功能。实际监控结果表明,该终端成本低、监控网络搭建方便快速、功能扩展能力强。     

基于ARM的远程视频监控系统设计

着眼视频监控网络化发展需求,开发了一种基于ARM的远程视频监控系统;系统的硬件以ARM S3C2440嵌入式芯片为核心,设计了硬件系统的电源、以太网接口、JTAG接口、数据存储等主要模块的电路结构;系统的软件以Linux为操作系统,利用Vide-o4Linux完成视频图像的采集,采用JPEG图像压缩技术实现视频的压缩处理,并用实时传输协议RTP实现对视频图像的封装和网络传输、控制;测试结果表明,该视频监控系统硬件结构小、功耗低、占用资源少,启动时间仅需20ms,网络实时视频图像传输速率达到25～30fps,实现了远程视频图像的实时网络化传输,具有一定的实用价值。     

低功耗射频微系统时钟动态切换方法

为满足射频微系统芯片的降低功耗要求,使国产射频微系统能够得到更为广泛的应用,提出了一种考虑低功耗的射频微系统时钟动态切换管理方法.考虑芯片功耗设计问题,利用局部位置的系统时钟的自适应动态切换,对芯片运行切入点进行了设计;基于数字时钟对射频微系统的处理加速单元进行晶振替换,并对芯片时钟进行动态自适应调整,降低了芯片运行功耗;仿真分析表明:相对于实测数据,所提方法在芯片运行功耗上具有更优异的表现.     

暗硅多核系统芯片资源调度算法

芯片集成度的提升芯片带来功耗密度的增加,引起芯片的过热问题.近年来,人们提出暗硅设计的概念,有选择地关闭部分工作模块,避免芯片上所有模块同时处于开启状态,以解决过热问题.为此,提出一种基于模拟退火的多核系统资源调度算法.针对具体的应用采用迭代方法调整热设计功耗约束、分配处理器资源,并确定芯片模块的开启和关闭,在保证系统吞吐的同时,有效地解决芯片的过热问题.首先,针对已知应用集,在热设计功耗和系统约束下通过动态规划为每个应用配置处理器数目和频率等级.其次,基于模拟退火算法以散热效果和通信延迟为目标完成应用映射,确定开启和关闭的处理器.最后,根据有无过热点的反馈,迭代地调整热设计功耗大小,获得系统最大热设计功耗,并据此获得应用的最终资源配置和映射结果.所提调度方法能够有效地避免过热点,在资源约束下最优化系统性能.实验结果表明,相比于棋盘式布局,系统最高温度能够降低3%,相比开关调整过热点的方法,系统吞吐量能够最大增加约12%.     

多核处理器的功耗估算模型

精确的功耗估算能够为操作系统调度、软/硬件能效优化提供有效的指导.以往的研究表明:通过监测处理器内部相关硬件事件(如提交的指令数、Cache访问次数等),可以对功耗进行估算.但是,已有的相关功耗模型的精度并不理想,误差通常在5%以上.通过分析处理器提供的硬件事件,并在众多事件中筛选出一组与程序运行功耗密切相关的事件,使用逐步多元线性回归分析,建立了一个与应用无关的实时功耗估算模型,该模型可以直接移植到支持SMT的平台上.通过PARSEC和SPLASH2两个基准测试程序集进行了验证,估算误差分别为3.01%和1.99%.针对建模耗时长的问题,提出了基于两阶聚类的优化改进方法.所提出的估算模型能为构建具有动态平衡功耗和平滑峰值功耗的智能功耗感知系统提供借鉴.     

低功耗、高性能RISC-Ⅴ处理器的研究与设计

针对嵌入式物联网设备对处理器小面积、低功耗、高性能的需求,提出一种顺序发射、乱序执行、乱序写回的三级流水线结构,设计了一款基于开源RISC-Ⅴ指令集的32位低功耗高性能处理器,支持RISC-Ⅴ基本整数运算、乘除法指令集,采用WFI休眠指令与时钟门控技术实现休眠模式.在VCS环境下验证了处理器的逻辑功能,通过SMIC 110 nm工艺库在DC环境下完成了逻辑综合,得到了处理器功耗为0.21 mW,面积开销为20.5k个逻辑门,最后通过运行Core Mark跑分程序测试处理器性能,指令执行速度为2.54 CoreMark/MHz.验证结果表明,本设计同时兼顾了处理器功耗与性能,可以很好地应用于小面积、低功耗、高性能的嵌入式场景.     

应用于片上系统中低功耗IP核设计的自适应门控时钟技术

门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.     

SoC设计中的时钟低功耗技术

针对时钟网络在SoC芯片中的作用和时钟网络自身的特点,研究并实现3种时钟低功耗技术,包括在系统级采用动态时钟管理技术动态地关断和配置芯片内各模块的时钟,在逻辑综合时基于功耗优化工具Power Compiler插入门控时钟单元,在时钟树综合时以时钟树规模为目标进行低功耗时钟树综合。在音视频解码芯片的设计中采用以上3种技术,结果表明其功耗优化效果明显。