注F栅介质抗电离辐射损伤机理

对含 F MOS结构的抗电离辐射特性和机理进行了系统研究。其结果表明 :F减少工艺过程引入栅介质的 E’中心缺陷和补偿 Si/ Si O2 界面 Si悬挂键的作用 ,将导致初始氧化物电荷和界面态密度的下降 ;栅 Si O2 中的 F主要以 F离子和 Si- F结键的方式存在 ;含 F栅介质中部分 Si- F键替换 Si- O应力键而使 Si/ Si O2 界面应力得到释放 ,以及用较高键能的 Si- F键替换 Si- H弱键的有益作用是栅介质辐射敏感性降低的根本原因 ;含 F CMOS电路辐射感生漏电流得到抑制的主要原因是场氧介质中氧化物电荷的增长受到了明显抑制。     

HfO2高K栅介质薄膜的电学特性研究

研究了高 K(高介电常数 )栅介质 Hf O2 薄膜的制备工艺 ,制备了有效氧化层厚度为 2 .9nm的超薄MOS电容。对电容的电学特性如 C-V特性 ,I-V特性 ,击穿特性进行了测试。实验结果显示 :Hf O2 栅介质电容具有良好的 C-V特性 ,较低的漏电流和较高的击穿电压。因此 ,Hf O2 栅介质可能成为 Si O2 栅介质的替代物。     

表面预处理对HfO2栅介质MOS器件漏电特性的影响

采用反应磁控溅射方法,在Si衬底上制备了不同表面预处理和不同后退火处理的HfO2栅介质MOS电容。测量了器件的C-V和I-V特性,并进行了高场应力实验。器件的界面特性和栅极漏电机理分析表明,界面态和氧化物陷阱是引起大的栅极漏电流的主要因素。采用新颖的O2 CHCl3(TCE)表面预处理工艺,可以显著降低界面态和氧化物陷阱密度,从而大大减小栅极漏电流和SILC效应。     

全硅化物金属栅MOS电容的C-V测量技术研究

本文研究了薄栅氧MOS电容C-V特性测量方法和电容模型的适用性。当氧化层漏电较大时,采用二元并联或二元串联简单模型不能准确测量得到MOS电容真实值,需采用并联电导和串联电阻的三元模型或进一步考虑串联电感的四元模型,进行双频率测试。本文在Ni全硅化物（FUSI）金属栅MOS结构上用双频率技术分别采用三元和四元模型进行了测量,结果表明,三元模型测量得到MOS电容仍具有一定的频率依赖性,而采用四元模型得到的MOS电容几乎没有频率依赖性,即更接近于真实值。本文还分析和试验了Ni FUSI栅MOS电容的面积对测试准确度的影响。结果表明,减小MOS电容的面积,可以有效地减小电容模型损耗因子,提高测量准确度,电容频率依赖性降低,在一定条件下,采用简单二元串联模型就可以得到可靠的C-V特性曲线。用考虑量子效应修正的NCSU C-V计算软件分析获得的电容值可计算出栅介质厚度。另外,本文研究了超薄栅氧上Ni FUSI栅MOS电容的准静态C-V测试和光照高频C-V测试。结果表明,对于超薄栅氧由于其漏电增大,其漏电流已明显干扰准静态C-V测试中的位移电流,严重影响电容测试的准确性;而采用光照高频C-V可避免漏电流的影响,较准确地测得MOS电容的低频C-V特性,为全硅化反应完成与否提供判断依据,为研究SiO2/Si界面态特性提供工具和手段。     

不同界面层对HfTaON栅介质MOS特性的影响

采用磁控溅射方法,在Si衬底上制备HfTaON高k栅介质,研究了AlON、HfON、TaON不同界面层对MOS器件电特性的影响。结果表明,HfTaON/AlON叠层栅介质结构由于在AlON界面层附近形成一种Hf-Al-O"熵稳定"的亚稳态结构,且AlON具有较高的结晶温度、与Si接触有好的界面特性等,使制备的MOS器件表现出优良的电性能:低的界面态密度、低的栅极漏电、高的可靠性以及高的等效k值(21.2)。此外,N元素的加入可以抑制Hf和Ta的扩散,有效抑制界面态的产生,并使器件具有优良的抵抗高场应力的能力。     

硅衬底注氮方法制备超薄SiO2栅介质

利用栅氧化前在硅衬底内注氮可抑制氧化速率的方法,制得3.4nm厚的SiO2栅介质,并将其应用于MOS电容样品的制备.研究了N 注入后在Si/SiO2中的分布及热退火对该分布的影响;考察了不同注氮剂量对栅氧化速率的影响.对MOS电容样品的I-V特性,恒流应力下的Qbd,SILC及C-V特性进行了测试,分析了不同氧化工艺条件下栅介质的性能.实验结果表明:注氮后的热退火过程会使氮在Si/SiO2界面堆积;硅衬底内注入的氮的剂量越大,对氧化速率的抑制作用越明显;高温栅氧化前进行低温预氧化的注氮样品较不进行该工艺步骤的注氮样品具有更低的低场漏电流和更小的SILC电流密度,但二者恒流应力下的Qbd值及高频C-V特性相近.     

硅衬底注氮方法制备超薄SiO2栅介质

利用栅氧化前在硅衬底内注氮可抑制氧化速率的方法,制得3.4nm厚的SiO2栅介质,并将其应用于MOS电容样品的制备.研究了N+注入后在Si/SiO2中的分布及热退火对该分布的影响;考察了不同注氮剂量对栅氧化速率的影响.对MOS电容样品的I-V特性,恒流应力下的Qbd,SILC及C-V特性进行了测试,分析了不同氧化工艺条件下栅介质的性能.实验结果表明:注氮后的热退火过程会使氮在Si/SiO2界面堆积;硅衬底内注入的氮的剂量越大,对氧化速率的抑制作用越明显;高温栅氧化前进行低温预氧化的注氮样品较不进行该工艺步骤的注氮样品具有更低的低场漏电流和更小的SILC电流密度,但二者恒流应力下的Qbd值及高频C-V特性相近.     

4096位CCD移位寄存器

实现了64位串行和4096位串一并一串型结构的CCD器件。以三氯乙烯(TCE)氧化1100埃加Si_3N_3300埃的夹层结构做存贮栅,以湿氧氧化加Si_3N_4的夹层为转移栅制造了P沟铝-硅交迭栅结构CCD。这种结构有效地克服了典型P沟硅栅工艺中的滞后现象、栅漏电与表面反型现象。存贮与转移栅开启电压分别为0.5～1V和5～6V。势阱存贮时间达数秒,它的长短和深浅标志CCD研制的品质因素。SiO_2-Si界面态俘获是转移效率的主要影响因素,准静态C-V测试以及转移效率测试表明,获得了界面态密度<1×10~(10)Cm~(-2)ev~(-1)。64位CCD转移效率在fe为100KC时达99.99％。4096位CCD在fe为1MC时达99.99％,64位芯片尺寸0.9×3.6mm~3。4096位芯片尺寸为3.6×3.9mm~2。     

钝化介质层对功率GaAs MESFET的栅-漏击穿特性影响

用直接测定GaAs MESFET的栅-漏极电容-频率（C-f)和高频电容—电压（C-V）的方法,研究了钝化层—半导体界面的慢界面陷阱电荷对栅—漏反向击穿特性的影响,为解决GaAs MESFET的栅—漏反向击穿特性不良和不稳定提供了依据。     

FLOTOX型EEPROM存贮管的擦写特性与理论分析

制备了几种PLOTOX结构EEPROM存贮管,对其擦写过程作了测试分析.讨论了擦写时存贮管电容分压的物理模型,实验测量通过超薄氧化层的Fowler-Nordheim隧道电流,推导出在擦写过程中浮栅上存贮电荷量的计算公式.研究了存贮管的阈值电压,特别指出它不仅与浮栅上积累电荷有关,而且与测量时的漏电压有关,建立了存贮管阈值电压的计算公式.最后,介绍了实验结果并作讨论,指出有关公式可作为设计EEPROM存贮单元的基础.     

4096位CCD移位寄存器

实现了64位串行和4096位串-并-串行结构的CCD器件。以三氯乙烯(TCE)氧化1100埃加Si_3N_4300埃的夹层结构做存贮栅,以湿氧氧化加Si_3N_4的夹层为转栅制造了p沟铝-硅交迭栅结构CCD。这种栅结构有效地克服了典型p沟硅栅工艺中的滞后现象、栅-漏电与表面反型现象。存贮与转移栅开启电压分别为0.5～1伏和5～6伏。势阱存贮时间达数秒,它的长短和深浅标志CCD研制的品质因数。SiO_2-Si界面态俘获是转移效率的主要影响因素。准静态C-V测试以及转移效率测试表明,获得了界面态密度<1×10~(10)厘米~(-2)·电子伏特~(-1)。64位CCD转移效率在f_c为100千兆赫时达99.99％。4096位CCD在f_c为1兆赫时达99.7％。64位芯片尺寸0.9×3.6毫米~2,4096位芯片尺寸为3.6×3.9毫米~2。     

采用电子束蒸发方法结合一步快速退火制备的Ni-FUSI栅性能研究

本文采用高真空电子束蒸发方法在HfO2栅介质上依次沉积了Si膜与Ni膜并结合一步快速退火制备了Ni基全硅化物金属栅（Ni-FUSI)。X射线衍射和拉曼光谱结果表明经过快速退火处理金属栅完成了硅化反应其主相为镍硅化物相。我们通过制备Ni-FUSI/ HfO2 /Si结构(MIS)电容研究了NiSi栅的电学性能。测得的C-V曲线积累区曲线平坦,从积累区到反型区界面陡峭,滞回电压很小,提取的NiSi功函数为5.44eV~5.53eV。MIS电容漏电流很小,在栅压为-1V时漏电流密度只有1.45?10-8A/cm-2。     

退火气氛对Ge MOS电容电特性的影响

采用反应磁控溅射法在Ge衬底上制备了HfTiO高介电常数k栅介质薄膜,研究了不同气体(N2、NO、N2O)淀积后退火对Ge金属-氧化物-半导体(MOS)电容性能的影响.透射电子显微镜和电特性测量表明,湿N2退火能有效抑制界面层的生长,提高界面质量,改善栅极漏电流特性,从而得到最优的器件性能,即Al/HfTiO/n-Ge MOS电容的栅介质等效氧化物厚0.81 nm,k=34.5,带隙中央界面态密度为2.4×1011cm-2·eV-1,1 V栅偏压下的栅极漏电流为2.71×10-4A·cm-2.     

HfTiO高κ栅介质Ge MOS电容特性研究

采用反应磁控共溅射方法在Ge衬底上制备亚-nm等效氧化物厚度(EOT)的HfTiO高κ栅介质薄膜,研究了湿N2和干N2气氛退火对GeMOS电容电特性的影响。隧穿电子显微镜、椭偏仪、X射线光电子频谱、原子力显微镜以及电特性的测量结果分别表明,与干N2退火比较,湿N2退火能明显抑制不稳定的低κGeOx界面层的生长,从而减小栅介质厚度,降低栅介质表面粗糙度,有效提高介电常数,改善界面质量和栅极漏电流特性,这都归因于GeOx的易水解性。还研究了Ti靶溅射功率对HfTiO栅介质GeMOS器件性能的影响。     

HfTiO氮化退火对MOS器件电特性的影响

采用磁控溅射方法,在Si衬底上淀积HfTiO高k介质,研究了NO、N2O、NH3和N2不同气体退火对MOS电特性的影响。结果表明,由于NO氮化退火能形成类SiO2/Si界面特性的HfTiSiON层,所制备的MOS器件表现出优良的电特性,即低的界面态密度、低的栅极漏电和高的可靠性。根据MOS器件栅介质(HfTiON/HfTiSiON)物理厚度变化(ΔTox)和电容等效厚度变化(ΔCET)与介质(HfTiON)介电常数的关系,求出在NO气氛中进行淀积后退火处理的HfTiON的介电常数达到28。     

TaON界面层Hf基高κ栅介质Ge MOS电容特性研究

制备了含TaON界面层的Hf基氧化物和氮氧化物叠层高κ栅介质GeMOS电容。器件的测量结果表明,HfTaON/TaON叠层栅介质GeMOS电容表现出良好的界面特性、低的栅极漏电流密度、小的等效氧化物厚度(0.94nm)、高的介电常数(～24)和良好的可靠性。这些都归因于TaON界面层阻挡了O及金属原子向Ge衬底的扩散,抑制了不稳定的低κGeOx的生长,从而改善界面质量,增强器件性能。     

碳化硅MOSFET电学参数的电容-电阻法评估

阈值电压、栅内阻、栅电容是碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)的重要电学参数,但受限于器件寄生电阻、栅介质界面态等因素,其提取过程较为复杂且容易衍生不准确性。文章通过器件建模和实验测试,揭示了MOSFET的栅电容非线性特征,构建了电容-电阻串联电路测试方法,研究了SiC MOSFET的栅内阻和阈值电压特性。分别获得栅极阻抗和栅源电压、栅极电容和栅源电压的变化规律,得到栅压为-10V时的栅内阻与目标值误差小于0.5Ω,以及串联电容相对栅源电压变化最大时的电压近似为器件阈值电压。相关结果与固定电流法作比较,并分别在SiC平面栅和沟槽栅MOSFET中得到验证。因此,该种电容-电阻法为SiC MOSFET器件所面临的阈值电压漂移、栅极开关振荡现象提供较为便捷的评估和预测手段。     

不同温度退火的HfTiON栅介质MOS电容电特性研究

在N2/O2气氛中,使用Ti、Hf靶共反应溅射在衬底Si上淀积一种新型栅介质材料HfTiON,随后分别在N2气氛中600°C和800°C退火2min。电容电压(C-V)特性和栅极漏电流特性测试结果表明,800°C快速热退火(RTA)样品表现出更低的界面态密度、更低的氧化物电荷密度和更好的器件可靠性,这是由于在800°C下的RTA能有效地消除溅射生长过程中导致的损伤,形成高质量、高可靠性的介质/Si界面。     

TiO_2/SiO_2和TiO_2/SiO_xN_y层叠结构高k栅介质比较研究

以射频磁控溅射为主要工艺,制备了TiO2/SiO2和TiO2/SiOxNy两种层叠结构栅介质。对C-V特性和漏电特性的测试表明,SiO2和SiOxNy等界面层的引入有效地降低了TiO2栅介质电荷密度及漏电流,而不同层叠结构的影响主要通过界面电学性能的差异体现出来。对漏电特性的进一步分析显示,TiO2/SiO2结构中的缺陷体分布和TiO2/SiOxNy结构中的缺陷界面分布是导致电学性能差异的主要原因。综合比较来看,TiO2/SiOxNy结构栅介质在提高MOS栅介质性能方面有更大的优势及更好的前景,有助于拓展TiO2薄膜在高k栅介质领域的应用。     

表面预处理对Ge MOS电容特性的影响

通过不同气体(NO、N2O、NH3)对Ge衬底进行表面预处理,生长GeOxNy界面层,然后采用反应磁控溅射方法生长HfTiO薄膜,制备HfTiO/GeOxNy叠层高k栅介质Ge MOS电容,研究表面预处理对界面层以及界面层对器件性能的影响.隧穿电子扫描电镜(TEM)、栅电容-电压(C-V)栅极漏电流-电压(J-V)的测量结果表明,湿NO表面预处理能生长高质量的界面层,降低界面态密度,抑制MOS电容的栅极漏电流密度.施加高场应力后,湿NO表面预处理样品的平带漂移及漏电流增加最小,表示器件的可靠性得到有效增强.