基于CPLD/FPGA的串行异步通信(UART)接口电路设计

UART（Universal Asynchronous Receiver Transmitter 通用异步收发器）是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。通过应用EDA技术，基于CPLD／FPGA器件设计与实现UART的波特率产生器、UART发送器和接收器及其整合电路，目的是熟练运用VHD语言，掌握CPLD芯片的使用。     

基于高精度压力传感器的气压高度表设计

本文介绍了基于绝对压力传感器SCP1000-D01的气压高度表设计。对其硬件和软件设计进行了详细说明,通过SPI总线和UART串口通信的调试,得到温度和压力数据并完成高度表与上位机之间的通信。     

SDRAM在机载显示系统中的研究应用

飞机座舱显示系统是航电电子系统的重要组成部分，在机载显示器实时视频图像处理中，通常都要对视频图像进行缓存，因此需要大容量的存储器。传统的SRAM由于成本高、速率慢，已经无法满足视频处理对存储器的要求，SDRAM速率快、容量大、体积小，是比较理想的器件。提出一种基于SDRAM的设计，在DVI视频处理电路中可以实现对1600×1200的视频做图像缓存处理，可以在航电显示系统中用于视频缩放、视频压缩、视频增强等。     

面向声源定位的改进广义互相关时延估计方法

面向以数字微机电系统(MEMS)麦克风作为声传感器的声源定位阵列,完成了前端麦克风阵列的电路设计和以现场可编程逻辑门阵列(FPGA)为核心的数据采集系统的开发,并对麦克风输出的脉冲密度调制信号进行了降采样处理.针对传统的广义互相关算法在低信噪比下时延估计误差较大的问题,提出了一种改进PHAT加权函数的方法.在同等条件下对基于不同加权函数的广义互相关算法进行了MATLAB仿真验证,实验结果表明,在低信噪比条件下该方法相较于传统的广义互相关算法,时延估计误差更小且抗噪性能更强.     

基于NiosII的SoPC系统在时统系统中的应用开发

N iosII处理器是一种用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核,与传统的8/16位系统相比,无论处理器的结构还是开发手段上都发生了较大变化。本文主要介绍了N iosII的性能特点和基于N iosII的SoPC系统的功能构架,给出了基于N iosII处理器的SoPC系统在时统系统中的一种应用方案。其中重点介绍了该方案的SoPC系统设计实现和软件设计实现。     

基于DSP的某型无人机飞控系统硬件平台的设计

介绍了某型无人机飞行控制系统硬件平台的总体设计和具体实现方案。系统以TMS320LF2407A数字信号处理器为核心，外围扩展了高精度模数转换器、数模转换器、非易失性数据存储器(NV-SRAM)和异步串行通信接口，使系统具有了较丰富的硬件资源。整个系统体积小、重量轻、成本低，比较适用于小型无人机。     

FFT处理器的FPGA设计

在雷达信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足雷达信号处理的实时性要求。针对这一现状,本文研究FFT算法的VHDL程序设计方法;讨论新一代大容量、高速FPGA实现FFT处理中的若干问题;时序分析结果与matlab计算结果相一致,验证了程序的正确性。利用FPGA实现FFT处理,运算速度非常快,可以满足需要高速处理的应用场合。     

一种基于FPGA的海杂波产生器设计

海杂波是反舰导弹末制导雷达回波的主要背景噪声,在末制导雷达模拟器的设计中,海杂波产生器是一个重要组成部分。在研究海杂波噪声概率分布密度的基础上,给出了一种基于FPGA技术的海杂波产生器的设计方案,并利用Altera公司的cyclone II系列芯片和QuartusII开发软件对设计进行了仿真验证。采用FPGA技术可以方便地对设计方案、海杂波的分布形式、数据量大小进行修改。仿真结果表明,该设计能够产生符合要求的海杂波信号,并且具有结构简单、集成度高、易于修改等特点。     

基于FPGA的多通道数字信号下变频器设计

研究了无线通信接收机中。经A／D转换后到基带处理前的中频信号的下变频处理。提出了用FPGA实现多通道数字信号下变频的新设想。通过分析CIC滤波器、HB滤波器和多相滤波器的特点和性能，将它们与抽取器相结合．对MD转换后的数据进行抽取，降低了信号采样率，减轻了后续DSP处理基带信号的压力。结合一个具体的多信道信号．通过软件仿真和在FPGA器件的实现，证明了该方案的正确性。此设计方案集CIC滤波器、HB滤波器和多相滤波器的优点于一身。使设计出的数字信号下变频器能够处理更高频率的信号。     

高性能DSP在1553B总线中的设计与实现

为了提高数据采集效率,以高性能DSP芯片为基础,设计了以高性能DSP芯片为处理核心的1553B总线系统.在硬件系统中采用了TI公司的高性能定点运算信号处理器TMS320F2812以及DDC公司的61864协议处理器,同时采用了FPGA作为逻辑控制电路.电路设计方案用于1553总线接口适配的研制,现已通过验收并经测试证明运行稳定可靠.     

基于FPGA的视频转换模块设计与实现

主要阐述了基于FPGA的视频转换模块（VCM）的设计与实现,重点描述了VCM模块的系统结构设计、基本硬件设计及功能实现。VCM模块主要完成显示信息的选择、叠加、图像缩放等功能,显示信息通过输出接口分别输出到显示器上。     

FPGA在高性能数据采集系统中的应用

设计了以FPGA(现场可编程门阵列)为核心逻辑控制模块的高性能数据采集系统，该系统除了可完成24路最大采样频率为100kHz(精度16位)的模拟信号采集和8路宽范围频率信号采集，还具有较强的数字信号处理能力和一定的容错、自检功能。FPGA模块采用VHDL语言设计，在MAX PLUSII集成环境中进行软件设计和系统仿真，本文给出了FPGA主要功能模块的仿真图形。     

基于DSP和FPGA的笔划字符发生器设计

介绍了应用于航空电子系统中的一种笔划字符发生器设计方案;论述了该模块的功能要求以及硬件实现方法。该模块的设计基于高性能的数字信号处理器ADSP20160,通过软件产生各种满足要求的画面。该设计成功应用了可编程逻辑器件FPGA,简化了设计过程,缩短了设计周期,减小了模块体积并降低了设计成本。     

基于PCI总线的LXI B类接口模块设计

介绍了在LXI C类接口模块的基础上,设计的基于PCI总线的LXI B类接口模块。重点解决了基于IEEE1588协议的LXI精密时钟同步技术。在模块设计中采用了FPGA对时间信息加盖时戳和直接获取网络数据包的方法,以提高系统的定时精度。该模块可以与传统仪器组合,构成低成本、高性能的LXI仪器。     

基于FPGA的边界扫描测试系统的研究

介绍了基于FPGA的边界扫描测试系统的系统组成,工作原理,以及设计方案。描述了嵌入式测试系统的软硬件设计。文章给出了系统的程序流程和数据结构。     

用VHDL硬件描述语言设计波形发生器

论述了FPGA（现场可编程门阵列）与DAC（数模转换）的联合设计，介绍了利用VHDL硬件描述语言完成波形发生的设计方法。     

一种基于IP内核的PCI总线接口设计方法研究

PCI总线是数据处理器访问和管理系统资源核心部件,为处理器提供数据采集、信息访问和资源管理的有效途径.针对PCI总线协议的复杂性、以及PCI总线管理的需求,采用PCI Core内核技术,使用FPCA进行64位、66M的PCI总线接口设计,将可重用PCI Core和PCI用户应用设计集成在一个FPGA芯片中,实现PCI总线的管理,并通过对顶层文件的仿真,检测设计功能的正确性.该方法降低了设备的成本,缩短开发周期,给用户设计提供了很大的灵活性.仿真结果表明,PCICore和用户应用设计功能正确,能够满足设计要求.     

基于FPGA的多通道ARINC429通信芯片的设计

ARINC429是一种在航空电子系统领域被广泛应用的总线标准。采用PFGA器件设计集成多路ARINC429通道的通信芯片,可以有效地提高数据通信模块的处理能力和集成度,并降低研制成本。本文提出了一种内置控制核和大容量缓存的多路通信芯片的设计原理,它采用基于FPGA的硬件方法;而FPGA设计采用的硬件语言是VHDL,实现平台是ALTERA的FLEX系列逻辑器件。这种设计方法已被验证对通信电路的研制是行之有效的。     

基于FPGA的PC104总线接口电路设计

在机载产品小型化研发中,简化硬件电路设计从而缩小PCB板尺寸是一个设计重点。本文针对采用PC104构建计算机系统的机载产品,提出了采用FPGA代替专用芯片进行总线接口电路设计的方法;重点介绍了通过软件设计由FPGA来实现PC104总线数据传输控制;通过试验验证了这一方法的可行性。     

基于FPGA的数字存储示波器

基于FPGA的数字存储示波器,以可编程逻辑器件ACEX1K30TC144-3和89c51单片机为核心,由通道输入调整、数据采集、数据处理、波形显示和操作面板等功能模块组成.系统中的数据采集及数据处理模块,采用了FPGA内制的RAM IP核,使系统的工作频率基本不受外围器件影响,经maxplusⅡ延时分析,其内核频率可以达到40 MHz以上,这对于数据处理速度和实时性要求比较高的应用领域具有重要的意义.