VHDL语言中配置语句的使用探讨

配置是VHDL语言的一个基本设计单元,用来为设计实体指定综合或仿真时采用的结构体。论文结合教学实际讨论了VHDL语言中配置语句的常用的三种用法：默认配置、元件配置和结构配置。论文首先论述了每种配置语句的格式,然后以数字电路中的半加器和全加器的VHDL描述为例,说明每种配置语句格式的使用方法。最后对论文内容进行归纳并得出几点结论。论文对VHDL语言教学及基于VHDL层次化电路设计都具有一定的指导意义。     

VHDL 中配置语句的基本用法

在VHDL 语言中,配置可以把特定的结构体关联到（或指定给）一个确定的实体。通常在VHDL 工程中,配置 语句可以为实体指定或配属一个结构体,让一个实体配置不同的结构体以使其具有不同的功能或比较不同结构体的仿真差别 等。本文介绍了配置语句的基本格式,并通过例子讲解配置语句的基本用法。     

VHDL顺序语句的元件划分及其抽象电路结构的生成

讨论了RTL级VHDL顺序语句的语法、语义规则，以及功能元件、存储元件、通路元件的VHDL顺序语句的造型；并以if，case和赋值语句为核心，详细说明了if，case和赋值语句的语句结构树的生成算法，以及基于该语句结构树的VHDL顺序语句格式判别、元件划分算法和抽象电路结构的生成及其初步优化的算法．     

基于VHDL的数字系统优化设计

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛用。在应用VHDL语言进行数字系统设计的过程中,注重数字系统综合质量优化也显得日益重要。VHDL语言在设计思想、语句运用及描述方法上等方面可实现对数字系统的优化设计。通过优化设计,可以提高稳定性降低系统成本。     

高级综合前的检查和转化

Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前,必须对VHDL文件编译的中间结果进行处理,包括语句可综合性检查、VHDL描述的可综合性风格检查、循环语句展开和子程序内联。该文给出了要求VHDL描述具有可综合性风格的原因,实现了面向高级综合的检查、循环语句的展开和子程序内联。     

基于VHDL的数字系统优化设计

VHDL（超高速集成电路硬件描述语言）在电子设计领域中已得到了广泛用。在应用VHDL语言进行数字系统设计的过程中，注重数字系统综合质量优化也显得日益重要。VHDL语言在设计思想、语句运用及描述方法上等方面可实现对数字系统的优化设计。通过优化设计，可以提高稳定性降低系统成本。     

VHDL语言电路优化设计的方法浅析

在用VHDL语言进行电路设计时，应充分认识到VHDL语言的特点，从设计思想、语句运用及描述方法上等多方面对电路进行优化设计。通过电路优化设计，可以使用规模更小的可编程逻辑芯片，从而降低系统成本。     

VHDL编码中面积优化探讨

VHDL包含的语句非常丰富,不同的描述可以实现同样功能的电路,但可能在对资源的利用率上存在差异。根据应用MaxplusⅡ软件进行VHDL语言代码编写的经验,结合相应实例,阐述有关VHDL编码方面的面积优化问题。     

Verilog到VHDL翻译器的设计与实现

描述了一个Verilog到VHDL翻译器Verilog2VHDL的设计与实现。首先将Verilog模块转换为中间格式,然后按照预定义的翻译规则,生成功能等价的VHDL设计实体。该翻译器目前只支持Verilog的一个子集。通过Verilog2VHDL,使得在Verilog-VHDL混合设计环境中重用Verilog设计成为可能。     

格式语句及读写语句的处理

9.1 格式语句的处理 FORTRAN语言中格式语句的作用在于给数据的输入/输出进行格式控制,即规定输入/输出数据的格式。例如格式语句     

VHDL语言及其在实际电路设计中的简化问题

VHDL（超高速集成电路硬件描述语言）目前在电子设计领域得到了广泛的应用。但是，实现同样的系统功能，不同的电路设计师可以采用不同的实际方法，这样就存在一个电路复杂程度的问题，因此，有必要深入讨论在VHDL设计设计、应用中如何简化实际电路，达到优化设计的要求。影响电路复杂程度的主要因素有：不同的语言描述方法，逻辑设计的合理性，VHDL语句的运用灵活程度和设计规划的优劣程度，为尽可能简化电路设计，可以采用；避免不必要的寄存器描述，人解逻辑电路以减少占用面积，用集成度高的电路语言直接表述和采用最简单，优化的设计方案。     

基于QuartusⅡ的数字电路实验教学整合的实践探索

以采用VHDL语言设计输入实现数字电路全加器功能为例,介绍了QuartusⅡ与数字电路实验教学相结合,阐述如何合理地应用仿真环境改进课堂教学和实践教学,培养了学生的创造性能力、科学素养,提高了学生利用仿真平台解决问题的能力.     

VHDL语言在状态机电电路中的设计与实现

简要介绍了VHDL语言进行工程设计的优点,并详细说明了利用VHDL语言设计状态机电电路的过程,最后进行了仿真,仿真结果证明该设计能够实现状态机电路的功能。     

基于CAD技术的数字逻辑系统

数字逻辑系统的设计离不开计算机辅助设计CAD工具的帮助，尤其是VHDL硬件描述语言。该语言采用模块化的设计方法，自顶向下完成全部设计和综合过程，最终生成印刷电路板或专用集成电路，论述了高级语言VHDL的行为模块描述和结构模式描述，介绍了数字逻辑系统的设计方法和步骤，继而通过一个简单设计实例讨论了VHDL语言模块化的综合描述过程。     

一种小数分频器的设计及性能分析

介绍了一种基于FPGA的小数分频器的分频原理及电路设计,并用VHDL进行编程实现,并对这种小数分频器的抖动进行分析和计算.     

基于USB-FIFO的FPGA与上位机通信的设计与实现

介绍了USB协议芯片FT245RL的工作原理,设计了FT245RL与FPGA的接口电路,给出了FPGA发送和接收数据帧状态机的VHDL语言的描述,并调试其与上位机的通信;简化了电路设计,提高了测试效率,该设计具有很强的通用性,该电路已成功地应用到航天某型号的测试设备中。     

基于VHDL语言的交通控制器设计

该文介绍了一种基于VHDL语言的交通控制器设计,以QuartusII为软件开发平台,文中重点介绍该交通控制器的设计原理、设计步骤。在此基础上给出了基于VHDL硬件描述语言的系统实现源代码以及仿真结果,通过仿真结果进一步验证了该交通控制器方案的正确性,从而展示VHDL语言的强大结构和优秀特性。