基于LVDS的高可靠性远距离数据传输设计

针对数据在高速远距离传输过程中可靠性低的问题,提出了一种基于LVDS长线传输和新型8B/10B编解码的解决方案。该方案采用了国产LVDS编解码芯片,在硬件电路中加入驱动设计和均衡设计,补偿信号在长线传输中的损耗;在逻辑设计中加入了一种新型的8B/10B编解码,实现数据在传输中的直流平衡,提高传输的可靠性。经验证,该系统中LVDS串行数据可以500 Mb/s的传输速率在240 m的平衡双绞导线上实现无误码传输。     

基于LVDS的固态存储器与地面综合测试台通信系统设计

针对遥测系统远程数据传输过程中出现的由于干扰引起的误操作以及数据紊乱问题,提出了一种基于LVDS的具有高可靠性的通信系统解决方案;系统以FPGA为控制核心,采用LVDS高速数据传输技术,实现飞行器遥测数据存储系统与地面设备的通信;为保证数据链路与命令控制链路的准确性和可靠性,设计了一套完整的通信协议;经大量试验表明,该通信系统性能稳定、数据及命令传输可靠,现已应用于某航天遥测数据通信系统.     

基于LVDS技术的高速数据传输系统设计

串行传输技术具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域;研究了一种基于FPGA的LVDS高速数据传输系统方案,该方案以Altera FPGA芯片为核心,通过其LVDS I/O口稳定可靠地完成数据传输,系统采用Verilog语言完成8B/10B编解码、时钟数据恢复、CRC校验、字节边界调整、误码率测试模块等;通过实验表明,该方案既满足了长距离和高速数据传输的要求,又降低了系统成本。     

多通道LVDS的实现及传输错误处理

低电压差分信号LVDS是下一代通讯协议采用的数据传输形式．结合并行RapidIO协议的实现给出了用CPLD器件及VHDL语言实现多通道LVDS的方法；详细讨论了多数据通道高速数据传输时由于时钟一数据错位和数据线闯延迟差异引起的传输错误；对这种传输错误处理有几种解决方案，论文采用4位通道对齐器消除4位以内的传输错误，给出了通道对齐器的实现方法及仿真波形；在RapidIO协议验证板上验证了多通道LVDS数据传输的实现方法，并通过实验测得8位并行LVDS的数据传输率可达300MB／秒，实验表明多通道LVDS实现简单，抗干扰能力强．     

某飞行器双绞线数据传输系统的设计与实现

针对飞行器内部设备间对远距离通信的需求以及通信电缆由多级低频连接器相连的特点,设计了一种基于LVDS技术的双绞线数据传输系统。分析了阻抗不连续系统存在的隐患,对不同频率和传输距离下的LVDS信号的传输衰减做了对比研究,并对高频LVDS信号长距离传输使用均衡器做了相关测试与理论计算。最终验证了传输方案的可行性,确保了176.947 2 Mb/s波特率的数据流能可靠地传输104 m。     

基于LVDS技术的远程数据传输延展卡的设计

针对信号长距离传输的要求,设计了一种基于LVDS技术的远程数据传输延展卡。利用均衡器CLC014将双绞线接收端衰减后的LVDS信号恢复增强,通过光纤接口模块将数据无缝转发至几千米远的距离。重点介绍了奇校验与双重计数器消抖相结合的防指令误判技术,并解决了LVDS接口时钟与采集速率的匹配,以及光纤接口LVDS芯片连续传输"FF"数据易失锁的问题。大量实验证明,该延展卡传输性能稳定,且传输几千米距离无误码无丢数,现已投入工程应用中。     

基于LVDS和PCI接口的高速图像传输系统设计

针对数字图像处理与传输领域数据量大而传统接口无法满足其高速率传输要求的现状,提出了一种基于LVDS和PCI接口的高速图像传输系统的设计,对系统总体设计和各电路模块进行了详细介绍和分析,并对系统整体功能进行了测试。该系统以FPGA作为控制核心,采用乒乓操作实现数据的无缝缓冲,重点研究了LVDS接口和PCI总线技术,保证图像数据的高速、可靠传输。测试结果表明,该传输系统性能稳定,能可靠地实现图像数据传输,最大传输速率可达18 MB/s,具有一定的实用价值。     

SRIO的高速数据传输系统解决方案

为了解决高速图像信息采集端与存储端在远距离传输过程中速率低、可靠性差的问题,提出了基于SRIO的高速数据传输系统解决方案.该系统包括1553B命令接收接口、SRIO数据接收接口、LVDS数据回读接口与存储器数据交换接口.配合单元测试台和存储器,通过上位机软件对LVDS接口回读的数据进行解包分析,以检验接收到的SRIO数...     

一种高速通信中的模拟自适应均衡器设计

由于LVDS传输线在高速数据传输中存在着码间干扰,限制了传输数率和传输距离.因此引入均衡器来补偿数据的高频损耗就变得尤其重要.鉴于模拟自适应均衡器的诸多优点,设计一个基于CMOS工艺的高速模拟自适应均衡器.采用了TSMC 0.25μm CMOS工艺实现,能够很好的均衡传输数率为2Gbps的数据信号.     

基于LVDS环网总线的高可靠性技术研究

针对高速远程数据通信的可靠性问题,提出了一种基于低压差分信号技术(LVDS,Low Voltage Differential Signaling)的高可靠性数据传输系统的研究方案。该系统主要从硬件电路和软件算法两个方面进行改进,在硬件上,对LVDS线缆电路进行了完善,使数据位信号在介质上传输损耗减小,再通过冗余技术使错误率减小到很低;在软件上,用差错控制编码对发送的数据进行检错和纠错。系统实现了以600Mbps的传输速率在25m长的双绞线上进行数据传输而无丢数、错数等现象。经过大量的数据传输试验,证明该系统使数据传输的可靠性大大的提高,具有良好的应用价值。     

基于FPGA的低成本长距离高速传输系统的设计与实现

借助Altera CycloneⅢFPGA的LVDS I/O通道产生LVDS信号,稳定地完成了数据的高速、远距离传输。系统所需的8B/10B编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA内利用VHDL语言设计实现,大大降低了系统互联的复杂度和成本,提高了系统集成度和稳定性。     

LVDS技术在GAP网闸系统中的应用

利用LVDS技术解决GAP网闸系统数据"摆渡"的速度瓶颈问题.数据高速传输是LVDS最重要的应用之一,也是GAP网闸系统的主要性能指标.本文介绍了LVDS技术及网闸系统的工作原理,硬件部分利用FPGA避免了复杂的接口设计.LVDS技术在GAP网闸系统中具有良好应用前景.     

LVDS和CML电平在高速串行连接中的应用

高速串行通信系统中,信号所采取的逻辑电平形式直接影响着数据的传输速率、传送距离和系统功耗。LVDS和CML就是目前应用较多的两种用于高速数据传输的逻辑电平。本文对这两种逻辑电平的接口原理、特点进行了详细介绍,对它们的串行传输性能作了比较,并给出了这两种逻辑电平之间互连的方法。     

基于双DSP的信号处理板的设计及其在SAR信号仿真中的应用

针对SAR信号仿真系统高速实时数据处理和传输的要求,本文设计并实现了基于双DSP结构的高性能实时信号处理板。该板使用两片TMS320C6416作为信号处理核心和数据流控制中心,使用PCI-PCI桥接芯片PCI2050B对PCI总线进行了扩展,并使用两片FPGA实现了内部高速互联通道和外部LVDS高速接口,具有很强的可重构性和可扩展性,并可在多种模式下工作。实测结果表明,该设计可完全满足SAR信号仿真的性能需求。     

高可靠性远程数据传输系统设计

针对飞行器系统测试设备研制的要求,设计了一种基于LVDS串行/解串器架构的远程数据传输系统;系统包括远程数据传输模块和电流/电压信号转换模块,采用双绞线传输与普通并行线传输相结合的方式,实现远程数据传输的功能;系统采用FPGA作为主控芯片,使用电缆驱动芯片和自适应电缆均衡器来增强双绞线驱动能力,使用电流环信号传输方式代替电压信号传输方式来增加低速信号的抗干扰能力,同时对PCB布板和系统软件做可靠性优化设计,大大提高了该系统在恶劣使用环境下远距离数据传输的可靠性;目前该系统可以在恶劣电磁环境下以176Mbps的单线波特率在47米实验双绞电缆上实现无误码数据传输。     

基于FPGA和LVDS的AOS高速合路器/分路器研究

在对AOS进行功能划分的基础上,介绍了一种基于FPGA和LVDS的高速合路器/分路器,它是空间数据传输标准AOS(高级在轨系统)的仿真和验证系统中一个非常关键的组成部分。该方案采用FPGA对多路信号进行并行处理和调度,并且通过LVDS在合路器、分路器、链路控制器等高速设备之间交换数据。试验结果表明采用该合路器/分路器的系统较好地实现了高速环境下AOS的数据传输,并具有很大的灵活性。     

VXI总线四通道LVDS数据传输模块设计

针对国内测试系统开发中出现的低电压差分信号(LVDS)技术需求提出了一种VXI总线四通道LVDS数据传输模块的设计实现方法;以FPGA作为控制核心,利用Verilog HDL设计实现了VXI接口和HDLC通讯协议设计,并通过基于VXI总线的块传输方式和乒乓存储技术,完成了大批量数据的接收;另外,为确保LVDS信号的完整性,结合实际设计和调试经验,文中还分析了LVDS接口信号印制板布线和布局问题;该模块已用于测试系统开发,并实现了测试系统与被测设备的视频信号传输;应用结果表明,模块传输速度为4Mbit/s时误码率小于10-6。     

基于FPGA的单对复用LVDS发射端的设计

将分时复用技术与LVDS技术有机的结合在一起,采用FPGA实现了LCD(Liquid Crystal Display)和电容式触摸屏CTP(Capacity Touch Panel)的远距离控制,其中CTP通过I2C总线与主机进行通信。在发射端将控制LCD的28位并行RGB视频数据信号由FPGA转换成单对高速LVDS信号,通过单刀双掷模拟开关实现LVDS与I2C信号分时复用单对数据线,实现LVDS和I2C信号的传输,在接收端则完成相反的功能。主要研究发射端的设计与仿真,测试结果表明此系统可以完成LVDS与I2C信号的分时复用传输。     

数据传输链路的数字量通信模块设计

针对某航天器上数据采编设备在随弹发射前需要对其各个功能进行模拟验证的状况,本文设计了一种以FPGA为控制核心、RS-422和LVDS接口为数据传输链路的数字量通信模块.3路RS-422用于模拟数字量传感器的输出,一路RS-422用于模拟状态.4路异步RS-422均采用UART标准通信协议,数据接收端采用多数判决原则以保...