基于ADS的锁相频率合成器的相位噪声性能仿真

快速有效的频率合成器的相位噪声性能仿真可以对频率合成器的设计实现提供有效的帮助.对此我们提出了一种仿真频率合成器整体相位噪声性能的新方法.首先对在Cadence下仿真得到的频率合成器中各模块相位噪声曲线进行拟合,然后在ADS下对应建立各模块的噪声模型,通过在ADS下仿真快速得到频率合成器整体的相位噪声性能.通过仿真验证了这种方法准确、快速.     

直接式频率合成器相位噪声限制因素

频率合成器被称为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大,随着现代雷达技术的不断发展,对频率合成器的低相位噪声提出了较高的要求。文中简单介绍了频率合成器相位噪声的基本概念,基于频率合成器的基本实现方法,阐述了直接式频率合成器相位噪声的限制因素。并通过实践论证了这些限制因素对相位噪声的影响程度,以及介绍了未来频率合成器的发展方向,对低相位噪声频率合成器的工程设计和生产调试具有一定的指导意义。     

锁相式频率合成器相位噪声分析与仿真

相位噪声是影响频率合成器性能的重要指标,首先分析了锁相式频率合成器各个组成部分的相位噪声,然后根据相位噪声传输函数,建立了频率合成器相位噪声的精确仿真预测模型.为了验证仿真方法的可靠性,设计了一个输出频率为2GHz的频率源,实验测得的相位噪声曲线和仿真结果非常吻合.     

一种降低频率合成器相位噪声的高增益电荷泵

设计了一款低噪声高增益电荷泵,主要用于低相位噪声的频率合成器.在传统的电流转向型电荷泵结构中增加了非镜像结构的低噪声电流源单元,使电荷泵的输出电流呈比例增加,降低电荷泵对频率合成器输出相位噪声的贡献,以进一步降低频率合成器的相位噪声.采用0.18 μm SiGe BiCMOS工艺进行了设计仿真和流片验证.测试结果表明:频率合成器工作在频率为10 GHz时,电荷泵中高增益低噪声电流源关闭和开启情况下,锁相环相位噪声分别为-106.1 dBc/Hz@10 kHz和-108.68 dBc/Hz@10 kHz.实现了通过开启电荷泵中高增益低噪声电流源使锁相环输出相位噪声下降约3 dB的目标.     

间接式微波频率合成器相位噪声概念及方案论证

本文较系统地回顾了微波频率合成器中相位噪声的基本概念,论述了在采用间接式频率合成时,如何进行低相位噪声微波频率合成器的方案论证,并结合实际,给出一个已用于工程的低相位噪声微波频率合成器实例及测试结果。     

一种超低相位噪声宽带频率合成器的设计

基于对双环频率预置技术和谐波混频技术的理论分析,将混频锁相合成方式与高次倍频合成方式相结合,采用鉴相极性可变的非常规设计,提出一种宽带小步进超低相位噪声频率合成器的低成本实现方案,并对合成器的相位噪声和杂散抑制指标进行了理论分析。试验证明,在8 GHz输出频率下,方案实现了低于-132 d Bc/Hz@10 k Hz的相位噪声和70 d B以上的杂散抑制性能。对宽带超低相位噪声频率合成器的设计具有借鉴意义。     

S/U双波段小数分频锁相环型频率合成器设计

提出了一种覆盖S/U双波段的小数分频锁相环型频率合成器.该频率合成器采用一种新型多模分频器,与传统的小数分频频率合成器相比具有稳定速度快、工作频率高和频率分辨率高的优点.该锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASH△-∑调制技术进行噪声整形,降低了带内噪声.设计基于TSMC 0.25 μm 2.5 V 1P5M CMOS工艺实现.测试结果表明,频率合成器频率范围达到2.450～3.250 GHz;波段内偏离中心频率10 kHz处的相位噪声低于-92.5 dBc/Hz,1 MHz处的相位噪声达到-120 dBc/Hz;最小频率分辨率为13 Hz;在2.5 V工作电压下,功耗为36 mW.     

使用三位三阶Δ∑调制器的集成1GHz小数频率合成器

本文实现了一个采用三位三阶Δ∑调制器的高频谱纯度集成小数频率合成器.该频率合成器采用了模拟调谐和数字调谐组合技术来提高相位噪声性能,优化的电源组合可以避免各个模块之间的相互干扰,并且提高鉴频鉴相器的线性度和提高振荡器的调谐范围.通过采用尾电流源滤波技术和减小振荡器的调谐系数,在片压控振荡器具有很低的相位噪声,而通过采用开关电容阵列,该压控振荡器达到了大约100MHz的调谐范围,该开关电容阵列由在片数字调谐系统进行控制.该频率合成器已经采用0.18μm CMOS工艺实现,仿真结果表明,该频率频率合成器的环路带宽约为14kHz,最大带内相位噪声约为-106dBc/Hz;在偏离载波频率100kHz处的相位噪声小于-120dBc/Hz,具有很高的频谱纯度.该频率合成器还具有很快的反应速度,其锁定时间约为160μs.     

高频谱纯度小步进频率合成器的设计与实现

讨论了一种杂散抑制高,频率步进小及相位噪声低的频率合成器的设计方法。设计采用混合式频率合成技术,研制实现了S波段频率合成器,实验结果表明,该频率合成器输出信号频率步进100 Hz,相位噪声优于-115dBc/Hz@10kHz,杂散抑制大于80dBc,跳频时间140μs。     

锁相环频率合成器相位噪声分析

频率合成器的相位噪声直接影响动目标雷达的改善因子。本文着重对锁相环频率合成器的相位噪声进行了较全面的分析，并对其中各组成部件的相位噪声也做了分析，分析的结果与实际测量结果基本吻合。文中最后提出了改善ＰＬＬ频率合成器相位噪声的办法。     

频率合成器的相位噪声分析

频率合成器广泛应用于现代各种电子设备中,甚至被人们喻为众多电子系统的"心脏"。其性能好坏直接影响通信设备的性能,尤其是影响接收机的灵敏度和选择性。对频率合成器相位噪声的概念进行了简单的阐述。从锁相环的分析模型出发,介绍相位噪声的特性,分析了影响相位噪声的各种主要因素,并提出了提高频率合成器相位噪声性能的一些基本方法。通过实例介绍了环路滤波器参数的选择与计算。     

基于比较测试方法的高性能频率源模块设计。

采用一种简单的比较测试方法——用双音和高斯白噪声干扰模拟相噪特性,可以较全面地分析无线通信系统对相噪指标分配的要求。文中借助cdma2000基站射频系统详细地分析了频率源的相噪指标对矢量调制系统性能的影响,并比较了直调式和超外差式两种发信机的特性。基于这种比较测试方法的结果,研制了高性能集成锁相频率源模块,其实测结果表明锁相频率源模块性能优良,完全满足cdma2000基站系统指标要求。     

基于DDS的低相噪频率综合源设计

分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响，得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。     

一种相位开关型分频器电路的噪声分析

介绍了一种相位开关型分频器电路的噪声分析方法。这种方法基于频率综合器的频域模型,能比较准确地预测分频器的相位噪声和它对整个频率综合器相位噪声的影响。分频器电路采用0.18μm CM O S工艺设计,用于W CDM A通讯系统中。在分析过程中,针对此电路的相位开关结构,提出了一些改进其噪声性能的方法。最后用仿真结果进行分析验证,仿真结果和理论相符合。     

现代频率合成中的锁频环实验研究

压控振荡器（VCO）是合成器中的关键器件之一，其噪声特性直接影响合成器的相位噪声和环路动态特性。在锁相合成器中，特别是宽带合成器中，对VCO采用附加锁频环进行稳频控制，明显地优化了合成器载频中远区的相位噪声，锁频环已成为先进合成器的关键技术。该文描述了锁频环（FLL）的原理，对锁频环的环路特性和相位噪声进行了理论分析，并以C波段合成器为例，给出了常规小数锁相环和小数锁相附加锁频环的实验研究结果。实验证明锁频环对优化合成器中远区相位噪声效果明显。     

强振动条件下低相位噪声频综器的设计

提出了一种间接合成的低相位噪声频率综合器的设计 ,该频综器用于某机载雷达中 ,从而要求其在极其恶劣的环境中同样具有良好的性能。本文从提高自身抗振能力和降低外界振动强度两方面采取措施 ,使得其相位噪声在振动条件下满足系统要求     

深空测控系统1 Hz低相噪频率合成技术

针对深空测控系统高精度测量对于信道附加相噪的要求,采用直接数字频率合成（DDS）正交调制方法设计频率综合器。通过巧妙的试验和外推方法,择优选取电压型鉴相器,在锁相环相噪模型的基础上,全面分析各部分相噪的贡献,综合设计环路带宽,有效控制附加相噪,实现低相噪频综器最理想的目标,即环路带内的相噪完全由参考决定,带外的相噪由压控振荡器（VCO）决定,并采用两源互比的方法完成1 Hz极低相位噪声的测试,测试结果为-73 dBc/Hz,与设计结果完全一致。该方法对于测控站极低相噪的设计具有一定参考价值。     

一种X波段频率合成器的设计方案

在非相参雷达测试系统中,频率合成技术是其中的关键技术.针对雷达测试系统的要求,介绍了一种用DDS激励PLL的X波段频率合成器的设计方案。文中给出了主要的硬件选择及具体电路设计,通过对该频率合成器的相位噪声和捕获时间的分析,及对样机性能的测试,结果表明该X波段频率合成器带宽为800 MHz、输出相位噪声优于-80 dBc/Hz@10 kHz、频率分辨率达0.1 MHz,可满足雷达测试系统系统的要求。测试表明,该频率合成器能产生低相噪、高分辨率、高稳定度的X波段信号,具有较好的工程应用价值。