高速高清CCD自适应相关双采样技术

相关双采样技术被广泛地应用于CCD 视频采集,能够有效地消除复位噪声,白噪声等CCD输出噪声。但是当CCD 工作在高帧频状态下,需要高速的输出数据,由于像素时钟较快会出现采样位置不稳的情况。文中采用自适应相关双采样技术,可以自适应地调整采样脉冲的相位,使相关双采样的两个采样脉位于合理的采样位置,能够正确地采集像素信息。采用自适应调整CCD 相关双采样位置的技术,能使高清高速CCD 在像素频率很高的情况下,也能稳定地工作,输出高质量的图像。     

基于CDS技术的CCD噪声信号处理

在CCD信号采集系统中,当CCD像元读出频率较高时,其复位噪声已成为CCD噪声源中不可忽视的重要部分.针对CCD输出噪声特点,建立噪声传输函数及其分析模型,利用相关双采样(CDS)技术对CCD输出信号中的复位噪声进行了理论分析和相关测试.结果表明,只要选择合适的采样时间,可以最大限度地抑制复位噪声.     

线阵CCD输出信号相关双取样处理技术探讨

用通用运算放大器构成的用于线阵 CCD 输出信号处理的相关双σ取样电路,其取样速率可达250kHz。电路简单实用。本文着重讨论了有关元器件参数的选取原则,这对于设计高速双σ采样/保持电路有一定参考价值。     

基于行间转移CCD场输出模式下的成像系统设计

采用SONY行间转移型面阵CCD ICX415AL作为传感器件,设计了一种新型的CCD成像系统.成像系统采用CCD信号专用芯片CXA1310AQ进行信号处理,使输出信号满足模拟信号PAL/CCIR标准,可以采用电视机或者配有视频卡的计算机作为显示终端.针对 ICX415AL的结构和特点,设计了系统的时序电路和驱动电路.CCD工作模式为场输出模式,可以理解为垂直方向的Binning技术.采用相关双采样(CDS)技术滤除了视频信号中的相关噪声,提高了系统的信噪比.整个系统采用现场可编程门阵列作为核心器件,通过自上而下的模块设计完成了CCD驱动时序、数据采集时序控制和视频信号简单处理.     

CCD噪声分析及处理技术

为了提高CCD的工作性能,根据CCD器件的工作原理,对CCD图像的噪声组成进行了较完整的分析,给出了其噪声的详细分类。根据各噪声的特点,提出了相应的噪声处理技术,并针对输出噪声,给出了双相关采样法、双斜积分法、钳住采样法三种相关双采样电路处理方式,使器件的信噪比得以提高。     

基于TDA8783的CCD视频信号处理技术

根据CCD输出视频信号的特点,分析并设计了CCD相机视频信号处理方案;使用集成了相关双采样电路(CDS)、增益控制电路(AGC)、箝位电路、模数转换器(ADC)等功能的CCD信号处理芯片TDA8783对视频信号处理电路进行了详细设计,对该处理过程进行了详细的研究和分析.最后,简单总结了视频处理电路中应注意的问题.     

基于CPLD的线阵CCD信号采集系统设计

文中基于复杂可编程逻辑器件设计一款高分辨率的线阵CCD信号采集系统。利用Verilog硬件描述语言进行了CPLD控制模块以及逻辑单元的程序设计,由图像专用A/D芯片中的相关双采样等特殊功能,实现了对CCD输出信号的噪声处理和模数转换,通过USB2.0接口实现了计算机终端采集和控制指令的实时传输。采用CPLD的设计方法具有驱动时序精确、采样速率快、抗干扰性强和输出信号稳定等特点。仿真结果证明,系统总体性能较好,上位机能正确显示采集到的CCD数据,噪声在允许的范围内,在不同的工作环境下,系统性能稳定。     

CCD输出信号处理电路的研究

根据CCD输出视频信号的特点,对它进行处理时需要经过消除噪声、信号放大、模数转换等过程.使用集多种功能于一体的器件能够完成对视频信号的相关双采样、可编程放大、模数转换以及暗电平校正等功能.对该处理过程进行了详细的研究和分析,并将该芯片应用于面阵CCD相机系统中,使相机具有实时成像调节功能,得到了满意的数字图像.     

CCD类成像器件的噪声研究

CCD图像传感器的输出信号是空间采样的离散模拟信号,其中夹杂着各种噪声和干扰。对CCD信号进行处理的目的就是在不损失图像细节的前提下,尽可能地消除噪声和干扰,以提高信噪比,获取高质量的图像。为此,必须对CCD的噪声种类和特性有所了解,并针对各种噪声进行相应的去噪处理。所以对CCD成像器件噪声部分的研究,有利于提高CCD成像器件的分辨率,也能提高探测微弱光的能力。     

CCD图像传感器内线转移结构设计考虑

CCD 图像传感器内线转移结构的设计,采用有溢出漏的光电二极管 P 阱结构,选用四相二次时钟脉冲驱动方式,埋沟和相关双重取样输出放大器。这种器件获得了最佳光谱响应,其峰值为550nm,噪声等效信号降低到50个电子以下;动态范围达到60分贝。电晕现象将受到抑制,饱和电平寄生信号可得到消除。     

Application of Correlated Double Sampling in Space TDICCD Camera

As a sampling technique for CCD output video signal, the correlated double sampling (CDS) technique is described as well as the filtering effects of the CDS technique on the output noise of CCD including the reset noise of CCD, the white noise of output amplifier and 1/f noise. From real application of CDS device TH7982A, it is concluded that the output signal-to-noise ratio of 50 dB for CCD signal can be obtained.     

应用于海洋观测的TDI-CCD驱动电路的设计

面阵CCD及线阵CCD不能胜任海洋目标观测的要求,选用具有高信噪比高灵敏度的时间延迟积分CCD(Time delay integration CCD, TDI-CCD)作为 探测器并实现其驱动电路。在图像采集过程中,TDI-CCD探测器使用两个读取端口输出。 该探测器驱动电路产 生TDI-CCD和A/D的驱动时序。CCD的模拟输出信号被A/D采样,转换成可被计算机识别 的数字信号。采用FPGA作为主控芯片,产生驱动时序,接收被A/D转换过的数字信号, 并发送图像至计算机。利用相关双采样(Correlated double sampling, CDS)技术滤除TDI-CCD模 拟输出信号的相关噪声,提高信号的信噪比。现场可编程门阵列(Field programmable gate array, FPGA)代码在ISE14.7下进行仿真,实验表明,研制的TDI-CCD驱动电路能够产生CCD要求的驱动时序。     

CCD图像传感器件的输出噪声及其处理电路研究

本文首先分析了CCD图像传感器件视频信号的读出过程和复位噪声的产生机理,在此基础上,对相关双取样(CDS)技术的基本原理及其对CCD输出噪声的滤除作用进行讨论,最后给出了两例可实际应用的CDS电路,说明其工作原理,并利用EDA软件protel99 se进行了仿真测试研究.     

A CCD image sensor with 768 × 490 pixels

A ⅔-in 768(H) × 490(V) element interline CCD image sensor has been successfully developed. The device adopts a vertical overflow drain principle, a buried,channel amplifier, three-level polysilicon technology, and 1.5-µm-rule fine-pattern process. The device operates with an NTSC format. The 560 TV lines limiting resolution is obtained in the horizontal direction. No significant loss in transfer efficiency is observed in the horizontal register, even at the 14.32 MHz clock rate. Optimal photosensitivity spectrum response is obtained and the peak response appears at 550 nm. The noise equivalent signal is reduced to 48 electrons, using correlated double sampling. Then, the dynamic range reaches 68 dB. The correlated double sampling, combined with buried-channel amplifier technology is found to be also effective for great reduction in horizontal line noise.     

一种应用于CMOS图像传感器数字双采样ADC的PGA电路

提出了一种应用于CMOS图像传感器数字双采样模数转换器(ADC)的可编程增益放大器(PGA)电路。通过增加失调采样电容,采集PGA运放和电容失配引入的失调电压,在PGA复位阶段和放大阶段进行相关双采样和放大处理,通过数字双采样ADC将两个阶段存储电压量化,并在数字域做差,降低了PGA电路引入的固定模式噪声。采用0.18μm CMOS图像传感器专用工艺进行仿真,结果表明:在输入失调电压-30~30mV变化区间,提出的PGA的输出失调电压可以降低到1mV以下,相比传统PGA输出失调电压随输入失调电压单倍线性关系而言大大降低了列固定模式噪声。     

A MOS switched-capacitor instrumentation amplifier

Describes a precision switched-capacitor sampled-data instrumentation amplifier using NMOS polysilicon gate technology. It is intended for use as a sample-and-hold amplifier for low level signals in data acquisition systems. The use of double correlated sampling technique achieves high power supply rejection, low DC offset, and low 1/f noise voltage. Matched circuit components in a differential configuration minimize errors from switch channel charge injection. Very high common mode rejection (120 dB) is obtained by a new sampling technique which prevents the common mode signal from entering the amplifier. This amplifier achieves 1 mV typical input offset voltage, greater than 95 dB PSRR, 0.15 percent gain accuracy, 0.01 percent gain linearity, and an RMS input referred noise voltage of 30 /spl mu/V/input sample.     

宽动态范围读出电路研究

为提高光电探测器的读出性能,设计的电容互阻放大器(CTIA)注入效率大于99%,线性度达99.84%。相关双采样电路(CDS)采用不同控制时序,读出电路可以工作在噪声抑制模式和两次采样模式。噪声抑制模式时读出电路平均噪声为0.91 mV,动态范围为66.85 dB,两次采样模式平均噪声为5.82 mV,动态范围扩展到90.82 dB。