基于FPGA的PLC并行定时器的设计

构建了一种采用ARM与FPGA协同并行工作实现定时功能的PLC控制系统.设计了ARM-FPGA系统的通信方式与协议,实现了删与FPGA之间快速高效的通信.由于PLC内部包含了数量较多的定时器,因此在FPGA中采用串行方式与并行方式相结合的方法实现PLC定时功能,经过分析与测试可知,该设计方法不仅可以保证定时器的计时误差在1ms以内,还能提高系统工作效率与减少硬件资源耗用.通过对FPC-A内部功能模块的仿真测试与ARM-FPGA系统联合测试,验证了ARM-FPGA系统可以初步实现PLC的预期功能,其中FPGA可以稳定精确地实现定时功能.     

基于FPGA的PLC并行执行定时器/计数器的设计

针对ARM+FPGA构建的PLC系统,分析PLC对定时器/计数器的功能需求,设计了可以并行执行的定时器/计数器,构建的定时器/计数器共用一个端口读写控制器与FPGA中央控制器进行数据通信,定时器/计数器内部工作是相互独立的,能够并行的工作,并通过使用地址映射存储器使得定时器/计数器的指令执行更加高效;对中央控制器与定时器/计数器的通信时序和通信格式进行了设计,方便了中央控制器对定时器/计数器的控制与测试;通过仿真测试,该定时器/计数器能够满足PLC定时器/计数器的基本功能,并且达到了稳定的定时/计数的设计要求。     

有限状态机的嵌入式Linux按键驱动设计

利用有限状态机实现嵌入式Linux的按键驱动;使用有限状态机来实现按键的抬起状态,按键的消抖状态,按键确认状态,按键“连发”状态之间的互相转换,从而更有效地利用MCU。利用Linux内核定时器实现按键的去抖动过程,按键的＂连发状态＂的时间定时,解决了每个状态转换时的时间间隔问题。     

基于ASM模型的协议一致性测试研究

针对协议测试中,状态机描述、测试集成环境和被测实现彼此独立带来的问题,提出了在可视化编程环境下利用抽象状态机模型和桩函数结合实现协议一致性测试方法。在分析抽象状态机测试理论的基础上,给出基于抽象状态机和remoting技术的协议分布式测试模型。以抽象状态机语言描述简单文件传输协议为例,采用分布式测试模型,实现了被测协议的远程一致性测试。     

基于模型学习的OpenVPN系统脆弱性分析

OpenVPN在现实网络中有广泛应用,对其安全性进行评估具有重要的现实意义.基于自动机理论中模型学习的方法,利用协议状态模糊测试的技术对OpenVPN系统进行黑盒测试分析,自动化推演出目标OpenVPN系统的状态机.提出了状态机时间压缩模型并进行冗余状态和迁移化简,可以准确得到协议状态机中的行为特征.发现了多条期望行为路径外的特别行为路径及可能的安全隐患,为OpenVPN的安全性评估提供了新的思路与方法,同时对类似缺少协议规范但应用广泛的安全协议的内部设计细节分析具有重要参考意义.     

Mpls网络中标签交换路径的重路由

设计了一套重路由状态机,用来在支持流量工程的Mpls网络中实现对标签交换路径(lsp)的重路由.给出了该状态机的描述,阐述了该状态机在Mpls信令协议中的应用,搭建了一个测试床做了验证.结果显示该状态机可以在不中断服务的情况下,平滑地进行lsp的重路由.     

基于云计算的并行测试方案设计与实现

目前对软件测试用例的需求在以指数级增长,导致测试资源相对不足、测试成本高、测试用例执行效率低等问题更加突出。为解决上述问题,设计一个基于云计算的并行测试方案,采用有限状态机定义测试对象及测试过程中的状态迁移,借鉴随机路线的思想,提出一个并行测试用例生成算法,在此基础上给出基于MapReduce模型和云计算平台的并行测试脚本。实验结果表明,与顺序执行测试序列相比,该方案的加速比可达20,测试效率有明显提高。     

六轮车扭矩加载系统的应用程序框架研究

为了对六轮车扭矩加载这一复杂系统进行有效控制,开发了一种基于LabVIEW的应用程序框架,实现了六轮车扭矩加载测试任务.针对扭矩加载系统人机交互和多任务并行的特点和要求,整合Lab-VIEW事件驱动状态机、并行循环设计模式的优点,设计开发了复合式的应用程序框架,并通过实际加载测试对程序框架的性能进行了验证.结果表明,所开发的应用程序框架相比单一的设计模式具有响应迅速、灵活高效的优点.     

基于有限状态机的健壮性测试研究

健壮性测试对软件尤其是安全产品有极其重要的意义,本文使用有限状态机来对软件产品进行建模,通过状态扩充和状态对各种异常事件的响应,构建完备的增强有限状态机,使用该模型可以进行健壮性测试。我们利用该方法对GlobalPlatform卡规范中安全通信的安全通道协议SCP02进行了测试。测试结果表明,该方法产生的测试案例包比GP组织认可的测试包具有更高的覆盖性和错误检测能力,该方法产生的案例不仅可以用于健壮性测试,也可以用于功能性和符合性测试。     

主从并行状态机用于复杂FPGA控制系统设计

本文提出了一种基于主从并行状态机的设计方法,用于多状态的复杂状态机设计,通过把该方法应用于一个实际系统设计说明了抽象出Master和Slave状态机的过程.该方法为大规模复杂FPGA逻辑和时序设计提供了方法学上的参考和简化.