Verilog HDL语言中的特殊数据类型及其赋值

阐述了Verilog HDL语言中的两种特殊数据类型，并通过示例源程序，归纳总结了对于这两种特殊数据类型的赋值。对Verilog HDL用户具有普遍指导意义。     

Verilog语法的基本概念

前言 Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的VerilogHDL模型，也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这就是说，无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Verilog语言来建立电路模型。如果按照一定的规矩编写，功能行为模块可以通过工具自动地转换为门级互连模块。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：● 系统级(system): 用语言提供的高级结构实现设计模块外…     

Verilog HDL硬件描述语言及其应用简介

介绍Verilog HDL硬件描述语言及其优点，并通过一个简单设计实例详细介绍了用Verilog HDL硬件描述语言和Verilog Pro、ISE工具开发FPGA的流程。     

USB协议层的设计与实现

在分析了USB2．0协议层通信原理的基础上，采用模块划分方法，将协议层划分为3个主要模块，运用Verilog HDL语言完成了RTL（寄存器传输级）设计，并且就控制传输为例子对该设计运用NC—Verilog通过了功能仿真。     

Verilog HDL代码描述对状态机综合的研究

verilog HDL语言在芯片设计中应用广泛，而有限状态机的设计是数字系统设计的关键部分。本文介绍了有限状态机的设计，探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响，最后通过一个序列检测器的设计进行实例说明，     

手把手教你学CPLD／FPGA设讯（九）

VerilogHDL硬件描述语言（续） 1.Verilog HDL的行为语句 Verilog HDL有许多的行为语句,使其成为结构化和行为性的语言。Verilog HDL语句包括：赋值语句、过程语句、块语句、条件语句、循环语句、编译预处理等,如表1所示。符号“√”表示该语句能够为综合工具所支持,是可综合的。     

基于Verilog HDL设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言，被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持，可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6．02和ModelSim 5．6完成综合、仿真。此程序通过下栽到FPGA芯片后，可应用于实际的交通灯控制系统中。     

OFDM系统中高速FFT处理器的FPGA实现

针对OFDM系统中FFT处理器的设计要求，选择并具体分析FFT基4-DIF算法流程，并利用现场可编程设计开发了高速FFT信号处理器。本设计采用Verilog HDL语言进行描述，并通过了仿真和验证。     

基于CPLD的通用PCI扩展总线桥设计

阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用Verilog HDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和Verilog HDL实现模块的设计,并给出了PCI扩展总线桥的仿真时序图.     

用Verilog HDL进行FPGA设计的原则与方法

Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用.本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法.