基于ARM9的SD/MMC卡控制器的ASIC设计

丈章阐述了基TD-SCDMA手机数字基带芯片中SD/MMC卡控制器的工作原理与应用,利用Verilog/硬件描述语言对其实现.运用ModelSim进行了功能仿真,利用SMIC0.13微米工艺库和SYNOPSYS的EDA工具对其综合.经过FPGA验证,确保该控制器作为一个独立的IP核可嵌入到ASIC系统中,符合最新的SD1.0标准和MMC3.31标准.     

基于Avalon总线的SD卡读写控制器的设计

介绍Altera公司提出的SoPC技术,根据SoPC系统Avalon总线规范,设计一种同时包含Master和Slave端口的SD卡读写控制器,无需CPU的干预,并且支持中断,大大提高了SD卡的读/写速度。该设计的核心部分为SD卡读/写时序控制以及Avalon-MM总线与NiosⅡ的接口部分。该控制器在友晶科技DE2开发平台上验证通过,实现了大数据量的快速存取,满足了一般消费类电子需求,具有较大的应用前景。     

一种基于AHB总线的存储控制器设计

介绍一种能兼容高速总线AHB的存储控制器结构,其充分利用AMBA2.0协议对高速总线通信方式的规定,实现了对外部RAM和ROM的高效访问控制。该控制器结构在完成总线端和存储端时序转换的基础上,对系统访问中的获取指令、写操作及原子操作进行了优化设计,提高了此类操作的访问效率。此外,本设计采用异步时钟域的设计方法,降低了控制器在空闲状态下的动态功耗。该IP采用硬件描述语言设计,核心部件采用有限状态机实现,最终形成可复用的IP软核。     

一种基于AHB总线的Nor Flash控制器设计

基于AHB总线接口,设计了一种Nor Flash控制器,与传统Nor Flash控制器相比,本设计适用于对Nor Flash快速读取,支持代码保护机制和ECC容错,满足高速率读取,高可靠性要求。首先介绍了控制器的整体架构,然后描述各子模块的实现方式,同时搭建仿真平台,使用simvision仿真套件,基于Cortex m0内核和PF64AK32E型Nor Flash行为级模型实现软硬件协同仿真。仿真结果满足时序要求,快速读取模式将读取速率提升25%。     

基于FPGA的SD卡控制器设计

以FPGA为平台,设计了采用SPI接口的SD卡控制器.整体设计用Verilog HDL硬件描述语言实现,同时采用数据缓存(First In First Out,FIFO)技术解决实际应用中的时序问题,最终实现了整体设计功能.本设计充分发挥了FPGA所具有的开发周期短、处理能力强等特点,已成功应用于音频芯片采集的数据存储...     

基于AHB总线的DMA控制器的实现与应用

通过对AMBA2．0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用硬件描述语言（Verilog HDL）实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件（FPGA）完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。     

SD/MMC存储卡控制芯片

凭借优良性能和出色的销售业绩,芯邦自主研发的SD/MMC存储卡控制芯片在“2007年中国半导体创新产品和技术项目”评选中,荣获了“中国半导体创新产品”称号。     

基于AHB总线的DMA控制器的实现与应用

本文通过对AMBA2.0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用Verilog HDL（硬件描述语言）实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件（FPGA）完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。     

一种基于AHB总线的DESIP核设计

设计了一款带有通用AHB总线从机接口的DES IP核,能在500MHz频率的总线下很好地工作,DES模式下加、解密转换速率可达到1.6Gb/s,3DES模式下加、解密转换速率可达到615Mb/s.用VCS软件仿真并用DC软件综合后结果均符合设计要求.     

SD／MMC卡控制芯片CBM3082

芯邦科技（深圳）有限公司的SD／MMC卡控制芯片CMB3082荣获工信部2008年度中国芯最具潜质奖。由国家科学技术委员会认定的产品成果鉴定结论显示：该芯片的主要技术性能达到国内领先水平，并在FLASH和MMC／SD协议兼容性方面达到了国际先进水平。     

AHB总线分析及从模块设计

AMBA总线结构广泛应用于片上系统设计中,其中AHB总线用于系统中高性能、高时钟速率模块间通信。AHB总线接口设计技术是片上系统设计的基本技术。AHB总线接口设计划分为主控模块接口设计及从模块接口设计。在详细论述AHB总线工作原理后,重点介绍了SRAM从模块AHB接口设计,包括SRAM读写控制信号的时序要求,传输操作时插入等待状态的方法,以及响应信号的产生。     

嵌入式音频处理器中DMA控制器的设计

高性能的DMA控制器是音视频等多媒体处理器的重要组成部分。通过分析DMA控制器在嵌入式音频处理HiPAP中担负的数据传输任务及数据特点,设计了面向AMBA AHB总线的双通道高性能的DMA控制器。在FPGA平台上的实际运行结果显示,该DMA控制器的数据传输性能比使用CPU至少提升了45%。     

基于Interconnect Matrix结构的多层AHB总线设计与实现

为了解决AHB片上总线有限带宽的问题,文中在其基础上,介绍了一种交叉互连矩阵结构的多层AHB总线,并从各子模块设计、以及各子模块之间的相互通信描述了多层AHB总线设计及其实现。最后对其进行系统级仿真,此总线结构极大地提高了片上系统传输带宽。     

片上系统中WISHBONE/AMBA AHB总线桥的前端设计

介绍了一种高性能W ISHBONE/AMBA(先进的微处理机总线体系结构)AHB(AMBA高性能总线)总线桥的前端设计方法。通过对两种总线协议的分析得到设计方案,并使用硬件描述语言实现。仿真结果符合设计要求,在SM IC 0.18μm工艺下对电路进行综合,给出了综合后的面积和功耗结果。64位宽的总线桥占用芯片面积不足0.09 mm2,工作频率可以达到750 MHz以上。     

基于TMS320C6747的SD卡文件系统设计与实现

数字信号处理系统会产生大量数据,本文基于TMS320C6747数字信号处理器介绍一种SD卡结合FAT32文件系统的方案用于解决这些数据的存储和转移问题。硬件方面, 在SD模式下采用DMA控制进行数据传输以提高扇区读写速率;软件方面,实现符合FAT32规范的文件系统操作,具有自动创建文件,以固定长度数据为单位写入文件,快速搜索空闲簇等特点,尽量减少扇区读写次数,以最大限度地满足语音数字信号处理系统大量数据的连续存储要求。