一种基于DSP的高速数据采集系统的设计与实现

研究了一种以数字信号处理器(DSP)为核心的高速多通道数据采集系统，详细讨论了该数据系统的结构与软、硬件实现，分析了计算机并口处于EPP模式下和DSP进行通讯的原理，设计了在EPP模式下采用FIFO实现高速数据传输的电路，并论述了数据采集软件开发中的若干关键技术。现场运行表明，该数据采集系统具有速度快、控制方便、可靠性高等优点。     

基于CPLD控制的Flash存储卡的设计

介绍了一种适用于EPP(增强型平行端口)的Flash存储卡.通过简介EPP的信号定义与握手协议,详细介绍了利用SST39VF016 Flash芯片及CPLD(复杂可编程逻辑器件)设计基于EPP的F1ash存储卡的设计思路、电路组成及数据结构,最后给出了应用软件编程时的注意事项.使用表明,对基于单片机的嵌入式系统,该存储卡提供了一种方便可靠的数据转存方法.     

增强型并口EPP模式下多路压力传感器采集系统

介绍了基于计算机增强型并口EPP（Enhanced Parallel Port）的多路电感调频式压力传感器（BTY4）频率数据采集系统.根据增强型并口EPP特殊的工作方式,使用74HC138译码芯片及简单逻辑门电路,巧妙地分离出读地址信号、读数据信号、写地址信号、写数据信号4种片选信号.该系统利用82C54芯片计数功能方便地提取传感器频率数据后,计算机通过并口EPP实时采集芯片的数据,修正后计算出压力数据,并显示压力变化的统计图.系统基于总线设计思路,利用地址复用功能简单方便地实现对多通道输入数据的采集.系统实用、成本低、功能强,是利用EPP实现便携式高速数据采集的一个合适的方案.     

基于并口EPP模式的实时视频处理平台

提出一种基于计算机并口EPP模式的实时视频处理平台。该平台利用EPP模式高速、开放性强、易实现、易操作的特点，以极小的硬件代价实现软硬件协同仿真，充分发挥硬件速度快和软件易控制两方面的优势，使整个系统的性能达到最优，为视频处理平台的设计提供一种新思路。     

SJA1000芯片Motorola总线模式与EPP的配合使用

根据CAN总线控制器芯片SJA1000的Motorola总线模式的时序，结合增强并口(EPP)协议的4种数据传输周期特性，设计实现了一种硬件实现容易、数据传输速率高的CAN总线监控节点。可作为EPP和其它具有Motolora总线模式芯片的接口设计的参考。     

EPP增强型并行端口IP核的VLSI设计

提出一种EPP增强型并行端口IP核的VISL设计思想及实现方案。介绍了EPP并口以及IP核的知识,给出该IP核的硬件实现结构。提出的设计方法具有可扩展性好,实现灵活的特点。该IP核很容易通过编程的方式实现与多种外部设备通信,并不依赖于主机的模式限制,可广泛用于多种FPGA开发系统中。     

基于EPP并口的32通道数据采集系统的设计

多通道采集系统的数据吞吐率一般比较大,选择合适的数据传输方式十分重要。EPP(增强型并行端口)的传输速率可以达到500 kB/s,与RS-232串行通信接口相比有较高的传输速率,又较USB接口容易编程和设计,因此在中低速系统中有广泛的应用。文中给出了基于EPP的32通道检测系统的硬件、固件、PC机软件的设计,介绍了EPP的接口规范,并给出了具体的接口电路,讨论了EPP的WDM(W in32驱动程序模型)编程。32个采样通道不一定是同时工作,如何充分利用EPP带宽和提高采样频率也是讨论的重点,给出了不同情况下采样频率的计算方法。     

用CPLD设计EPP数据采集控制器

基于增强并行口 (EPP)的数据采集系统与基于SPP和RS2 32接口的数据采集系统相比具有更高的数据传输速率。用CPLD开发的基于EPP接口的数据采集控制器 (以下简称为EPP数据采集控制器 )具备多项优点 :高速度、灵活、功能齐全 (得益于CPLD丰富的内部资源 ) ,引脚自定义为设计PCB板提供极大方便。文章介绍使用CPLD设计的EPP数据采集控制器的原理 ,并附有应用实例     

计算机并行口EPP协议的应用

针对传统检测设备复杂的系统构成,详细介绍了计算机并行口EPP协议的基本定义和使用要求,提出了一种典型的基于EPP协议的检测电路的设计方法,阐述了电路的设计思路和工作原理,并评价了该设计思路和传统设计方法的区别和优点。     

外部设备

0226251基于计算机并行口 EPP 模式的 CAN 总线通信适配器的开发及应用[刊]/陈常根//电脑开发与应用.—2002,15(7).—14～16(L) 介绍了一种基于计算机并行口 EPP 模式的 CAN总线通信适配器的硬件和软件的实现方法.并将其应用于医院护理系统。参40226252中文电话码输入技术及其在票据防伪核查系统中的应用[刊]/郭盛芳//微型机与应用.—2002,21(7).—53～55(L)     

基于FPGA的EPP接口技术在多道核谱分析仪中的应用

介绍了一种采用EPP（Enhanced Parallel Port）接口技术的多道核能谱数据采集系统及其现场可编程门阵列（Field Programmable Gate Array，FPGA）实现，阐述了EPF10K20与A／D转换器和EPP接口的设计以及在FPGA中设计先进先出队列（First In First Out，FIFO）缓存、控制逻辑等的软、硬件技术要点。以FPGA技术设计传统核数据采集系统中的数字电路部分，提高了系统工作的稳定性，并且可以在线升级。而在与上位通信接口上选择EPP接口的方式，使得数据最大传输速率可达2Mbps，保证了核数据采集系统对数据传输速率的要求。     

基于EPP并口数据传输的系统设计

以雷达信号模拟器为背景 ,基于WINDOWS98对并行口EPP模式的数据传输方式进行了研究 ,着重介绍了并行口EPP模式、数据传输的硬件实现和软件编程 ,并且对于编程中的主要功能实现逐一进行了介绍。     

基于EPP并口的视频芯片验证

增强型并口(EPP)是一种PC机与外设之间简单而可靠的通讯手段。文章使用硬件描述语言Verilog,实现了基于该协议数据读写规范的EPP上传和下载IP核设计,以标准的同步FIFO接口,为FPGA原型与PC机提供实时芯片验证的中间输出和测试矢量输入。并以JPEG2000编码芯片和数字视频解码芯片的验证实例,说明了该IP核在复杂芯片设计的实时验证中的有效应用。     

EPP高速数据采集与LabVIEW接口实现

介绍了EPP高速数据采集的方法及其在LabVIEw下的接口实现。通过直接对端口的操作，可以用LabVIEw直接产生EPP读写时序，配合外部FIFO和握手电路，完成地址的写出与数据的读入。再利用LabVIEW本身的图形工具，可以方便地构成数据的波形显示及对数据的各种处理。     

一种基于EPP协议的通用雷达信号模拟器设计

论述了一种通用雷达信号模拟器的设计与实现，该模拟器中计算机与外设通过EPP并行接口进行数据传输。介绍一种以存储器芯片为核心的雷达信号模拟器，并探讨了可编程逻辑器件在该模拟器中的应用。模拟器采用软硬件结合的方法，模拟生成雷达接收机末端的视频信号输出。该仪器可用于调试和测试雷达信号处理机，通过计算机输入不同的数据，以达到不同的测试要求。该仪器使用灵活、适应性强、成本低、可根据需要改动或扩展其功能。     

高分辨CCD图像采集系统的实现

从CCD传感器的驱动原理、电源特点、视频信号处理、图像存储、计算机增强型并行口(Enhanced Parallel Port,EPP)的特性以及基于WINDOWS界面的图像采集及处理软件等方面阐述了系统的组成，并介绍了基于EPP的大面阵ccD图像数据采集系统的具体实现。     

EPP模式下的并口与DSP高速数据传输的实现

DSP与PC机间进行高速数据传输是DSP的一个重要应用。本文分析了并口处于EPP模式时和ADSP21060间的高速数据交换的原理,同时详细讨论了其硬件设计结构及其相应的并口程序设计方法,经调试证明此方案可行。