PCI Express协议实现与验证

称为第3代I/O接口技术的PCI Express总线规范的出现,从结构上解决了带宽不足的问题,有着极为广阔的发展前景。基于Verilog HDL硬件描述语言及可综合化设计理念,完成了PCI Express IP核RTL代码的设计。IP核代码使用Verilog HDL语言编写,分模块、分层次地设计了事务层、数据链路层和物理层的逻辑子层,并进行了可综合化设计与代码风格检查。对设计的PCI Express IP核的功能分别从协议层次和应用层次进行了验证。具体实现上,采用Denali公司的PureSuite测试套件对IP核的协议兼容性进行验证,验证范围覆盖了IP核的3个层次以及配置空间,采用QuestaSim仿真工具对IP核的应用层进行验证。仿真结果表明,设计的PCI Express IP核工作正常,性能优良。     

二维DCT＼IDCT的FPGA实现及验证方法

通过对图像编码的核心技术之一离散余弦变换算法的研究，实现了基于PCI总线的二维离散余弦(逆)变换芯核的设计。该设计采用查找表法和流水线技术来减少硬件开销和提高速度；通过改变1-DDCT／IDCT的算法结构来减少查找表占用内部存储器的空间。把设计的离散余弦(逆)变换芯核作为IP软核，在基于PCI环境的RTL仿真平台上进行功能仿真和综合，最后下载到FPGA中，在本单位研制的基于PCI总线的IP测试平台进行硬件验证。实验结果表明，该IP核在平台中工作的最高频率可以达到77MHz。     

用于测试SDRAM控制器的PDMA

设计了一种用于测试SDRAM的可编程直接存储器存取控制模块(PDMA)，把设计的PDMA作为IP软核，在基于PCI环境的RTL仿真平台上进行功能仿真、综合并将结果下载到PFGA上，建立基于FPGA的测试平台进行硬件测试验证。结果表明，板上PDMA工作频率66MHz，达到快速访问的设计要求。PDMA仿真了多个IP与SDRAM的数据交换，并且建立在通用的PCI环境下。因此本设计方法和建立的仿真测试环境可用于不同的IP，是解决不同IP开发中十分重要的仿真测试方案，大大缩短了IP开发的测试和验证的时间，对于发展IP软核有重要意义。     

基于IP核的PCI接口FPGA设计实现

采用IP核的设计方法,将外设组件互连标准(PCI)总线接口与具体功能应用集成在一个FPGA上芯片,提高了系统的集成度。在对PCI IP核进行概述的基础上,介绍了IP核的设计方法,实现了PCI总线接口,并设计DMA控制器解决了接口和主机间的数据传输瓶颈问题,最后说明了驱动程序的设计方法。通过在PCI机箱的实验测试,设计在功能和时序上均符合PCI技术规范,而且硬件工作稳定可靠,达到预期目标。     

LD总线多次复用型PCI接口芯片

基于PCI IP软核，本文设计了一款内置64KB OTP ROM的PCI接口芯片。为缩小芯片面积，进而降低芯片的设计成本，文章在研究PCI AD双向总线及PCI总线读时序特性的基础上，提出了一种PCI AD总线多次复用的方法。该方法实现了PCI AD总线与芯片外接E2PROM／Flash ROM地址总线和数据总线的复用。     

40Gb/s交换IP软核验证和测试

研究40Gb／s交换IP软核的验证和测试方法。通过建立SDH芯片验证平台和SDH芯片测试平台,实现IP软核的功能仿真、时序仿真和芯片性能测试。使得IP软核质量优良、性能稳定，适应性强，达到了交换IP软核的设计要求。形成了具有自主知识产权的40Gb／s交换IP软核。     

可配置的TFT-LCD控制器IP核的设计

设计实现了一种基于Avalon总线的,显示分辨率和像素深度均可配置的TFT-LCD控制器IP核.根据自顶向下的设计思想,将IP 核进行层次功能划分设计,采用Verilog 硬件描述语言实现该控制器以及它的外围逻辑时序的全部功能.并对IP 核进行仿真验证,最后加入到Nios II系统中,该IP 核经测试效果良好.     

通用型I2C总线的IP设计与验证

集成电路设计已经步入SoC时代,而IP设计和IP复用技术是SoC设计的重要支持。本文以通用型I2C总线为例,介绍了典型的数字IP的设计与功能验证实现。这里采用HDL-Verilog语言进行自顶向下的设计,通过搭建验证平台、提取功能验证点完成软核的功能验证,并且运用Perl开发了脚本程序以提高验证效率。     

基于APB总线接口的SPI协议IP核的设计与验证

基于APB总线接口,设计了一种可灵活配置为Master／Slave模式、设置传输速率、支持DMA功能并适用于4种时钟模式的SPI协iK．IP核。首先介绍7SPI协议标准,然后详细说明了该IP核的系统结构、接口信号和子模块设计,并使用TVerilogHDL语言实现硬件设计。最后通过了FPGA时序仿真,验证了该设计的正确性。该IP核已成功用于一款通信芯片,证明了该IP核在实际工程中的可行性。     

USB主机控制器端串行接口引擎IP的实现

通用串行总线USB是当前主流的计算机外设接口的总线标准。设计实现USB各功能模块的IP核对于SoC领域发展具有重要的现实意义。本文介绍了主机控制器端的串行接口引擎IP的设计、电路的功能仿真、综合以及验证等过程，提出并讨论了基于中科SoC开发平台的软／硬件协同设计验证的IP设计方法。结果表明该IP在功能和时序上符合USB技术规范1．1版本。达到了预定目标。     

基于Niosll步进电机控制器IP核的设计与实现

根据Nios Ⅱ处理器的Avalon总线规范,设计了一款面向步进电机的控制器IP核。该定制IP核采用软、硬件协同设计的方法,功能符合Avalon总线的读写传输时序,具有完备的步进电机驱动能力。仿真结果表明,该IP核具有很好的可重用性,利于开源共享提高开发效率     

一款应用于数字化仪表IP核的开发

本文介绍了一款定制数字化仪表芯片主控芯片内核——微控制器的IP设计过程。以8位MCS-8051为原型,开发了一款增强型、类8052的微控制器软IP及配套汇编程序编译器;采用软硬件协同验证的方法搭建测试平台先后完成功能仿真、FPGA功能验证,并顺利通过了逻辑综合和时序仿真。各项结果均表明设计具有良好的性能,满足客户需求。     

用于SoC的SPI接口设计与验证

给出了一个可用于SoC设计的SPI接口IP核的RTL设计与功能仿真。采用AMBA2．0总线标准来实现SPI接口在外部设备和内部系统之间进行通信,在数据传输部分,摒弃传统的需要一个专门的移位传输寄存器实现串／并转换的设计方法,采用复用寄存器的方法,把移位传输寄存器和发送寄存器结合在一起,提高了传输速度,也节约了硬件资源。采用SoC验证平台进行SoC环境下对IP的验证,在100MHz时钟频率下的仿真和验证结果表明,SPI接口实现了数据传榆,且满足时序设计要求。     

基于FPGA的PCI局部总线控制器的Verilog实现

首先简单介绍了PCI总线接口芯片CY7C09449的特点和功能,然后提出了一种基于FPGA和CY7C09449的PCI局部总线控制器的设计方法,并详细阐述了各个模块的设计思路和功能,最后给出了该PCI局部总线控制器的时序仿真结果。仿真结果说明,采用该PCI局部总线控制器可以很方便地实现PC机和FPGA之间的数据流传输,并能很好地完成PC和FPGA间的交互通信功能。     

基于8位CPU核的混合信号SoC验证技术

教模混合系统芯片（SoC）验证技术是SoC设计中的一个难点。文中基于8051核总线构建一个8位SoC设计验证平台,利用NC-SIM的数字仿真环境和Hsim的模拟仿真环境相结合的方式,对整个混合电路进行验证。该验证环境是建立在IP复用规范的基础上,具有很强的可移植性。同时该环境使用的激励文件和IP可以被一起设计复用,因此在仿真精度和仿真速度都能够得到保障的前提下,可以大大减轻电路混合验证的工作量。通过该混合验证环境,成功设计一个8位SoC芯片,功能和性能指标都达到用户要求。     

I2C总线接口协议设计及FPGA的实现

简单介绍了I2C总线规范和提出一种基于FAGA的I2C总线接口协议的设计方法，并给出了仿真结果。     

基于AHB总线的DMA控制器的实现与应用

通过对AMBA2．0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用硬件描述语言（Verilog HDL）实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件（FPGA）完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。