基于FPGA的全自动等精度频率计设计

本文主要论述了利用可编程逻辑器件FPGA进行测频计数和实施控制实现频率计的设计过程。该频率计利用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化的缺点。     

基于单片机的数字频率计设计

基于单片机的数字频率计的设计,目的是设计一款数字频率计,能够测量1 Hz～20 MHz的数字频率,包括三角波、正弦波及方波的测量,支持0.5 V～20 V电压。本频率计的特点是突破普通单片机频率计喜欢选用的直接测量法,选择了高频用多周期同步法,低频用周期法来测量频率。这样可以使频率计达到更高的精度。而且本频率计通过程序来控制分频芯片自动分频,无需测量者对信号进行预估计,超出测量范围会自动警报,更加人性化。     

一种改进的实用型频率计设计方法

介绍了一种实用型频率计的实现方法,主要包括该频率计的硬件组成和工作原理2部分内容.该频率计采用简捷的信号放大硬件设计,使得在应用较少元件的情况下实现对输入信号的放大.通过硬件和软件的结合,该频率计准确地实现对输入信号频率的计算,能保证在60 MHz以下频段范围内对输入信号的计算精度达到1 Hz,在0～60 MHz测量频段范围内,该频率计能准确计算幅度大于30 mV输入信号的频率,具有较高的灵敏度.简单实用、精度较高、灵敏度较高等特点,使得该频率计能够广泛应用于实验室、高频信号测量等众多应用环境.     

自动换挡智能频率计

本文介绍了以8031为处理器的智能频率计的原理及功能。该频率计,利用8031的定时/计数器测周、计数,对其结果进行计算转换,实现频率测量。并动态跟踪输入信号频率变化,进行自动换档。在不同的频率范围采用不同的测量方法,兼顾测量精度和测量响应时间。     

基于FPGA的数字频率计设计

减少数字频率计的测量误差,提高测量精度是频率计设计的热点问题。文章中数字频率计采用了多周期同步测频法,从而保证了闸门信号与被测信号同步。克服了基于传统测频原理的频率计的测量精度随被测信号频率变化而变化的缺点,并消除对被测信号±1的测量误差,实现频率范围内的等精度测频方案。系统采用VHDL语言实现设计,有效提高了设计效率和系统的可靠性。     

基于STC单片机的等精度频率测量

文章主要介绍频率计的应用设计,系统硬件上采用STC15系列单片机,使用其内置的定时器等资源完成较高精度的频率测量。传统频率计运行缓慢,测频范围小。所以文章从频率计的原理出发,利用单片机的片上资源,介绍了基于单片机的等精度频率计的设计方案,采用了STC15F2K60S2完成低成本高精度频率测量。     

基于ARM7的高精度频率计的设计

文章通过对相位重合检测技术的分析，提出了基于此理论并用ARM7作为主控芯片的高精度频率计的设计方法。该设计方法通过捕捉相位之间的重合点，能够有效消除±1个字的计数误差。在此基础上由于ARM7具有32位的处理器内核以及流水线技术，使得频率计的测量速度和精度比传统的使用16位单片机设计的频率计要高很多。本频率计最大测量频率为10MHz。同时本设计采用安捷伦公司生产的恒温晶振10811A作为标准频率，能够有效保证测量精度能够达到10-10量级。为了降低成本，在设计中选用采用ARM7芯片内部的计数器以及用简单的逻辑电路进行设计。由于其测量精度要超过多周期同步测量法，而成本又比模拟内插法和游标法低很多，因此此频率计拥有很广泛的市场前景。     

频率的精确测量

一般使用的频率计有下面几种. *射频频率计--最高频率到3GHz左右的精确频率测量 *微波频率计--最高频率到40GHz左右的精确频率测量 *调制域分析仪--从调制域的某些参量(如:相位误差)计算频率,多用于数字系统等     

基于FPGA与单片机的等精度频率计的设计

根据等精度测量原理,设计了一种基于FPGA和单片机的等精度频率计。系统主要包括信号预处理电路、单片机控制电路、FPGA测频电路和显示电路等。被测频率信号和标准频率信号经过整形放大处理后输入FPGA．单片机控制FPGA对两路信号进行计数并读取测频数据,单片机将读取的测频数据经过运算处理后显示。测试结果表明,该频率计实现了整个频率测量范围内的测量精度相等,测量精度高,稳定性好。     

用电视机调整电视差转机的第二本振频率

本文主要讨论当电子管电容三点式LC振荡器更换电子管后引起的频率偏离如何进行简易的校正。针对不少单位没有频率计或扫频仪,本文提出了用电视机简单调整电视差转机本振频率的应急方法。     

在系统可编程技术及其应用

介绍了在系统可编程器件的原理,特点及其设计方法,以频率范围为１－９９９９９Ｈｚ的数字频率计的设计为例,讨论了ＩＳＰ器件设计的一般方法,给出了该数字频率计的仿真结果。     

基于VHDL的高精度数字频率计的设计与实现

FPGA/CPLD在数字系统开发的应用日益广泛,影响到生产生活的方方面面。电子计数式频率计在各种电子测量领域应用广泛。为了降低频率计的量化误差,提高频率测量精度,在Quartus Ⅱ9.0开发环境下,用VHDL语言设计了一种能在1 Hz~100 MHz频率范围内使频率测量相对量化误差小于10-5的高精度数字频率计,仿真结果表明,所设计的数字频率计达到了设计精度要求,并能准确显示测量数值。最后,以Cyclone Ⅱ系列EP2C20F484C7芯片为硬件环境,验证了各项设计功能的正确性。     

关于测试微波信号的数字频率计逻辑电路的设计

设计了一种多功能数字频率计,通过数字计数器对输入的周期信号进行计数,并通过显示电路LED显示出来,以测试频率信号。     

关于调频信号测试的数字频率计的单元电路设计

数字频率计主要包含了对输入信号的整形、计数、显示三个部分。本文介绍了关于信号频率测试的数字频率计的单元电路设计,在此采用了以AT89C2051单片机为核心的直接测频法。     

基于FPGA与8051IP核的宽带数字频率计系统设计

本系统将FPGA（现场可编程门阵列）引入作为数字频率计的数据处理核心,提升了数字频率计的整体性能。待测信号送入前置模拟信号调理电路进行放大、整形等处理后,转化为同频率逻辑电平信号,在FPGA芯片中嵌入增强型8051 IP 核,完成测量、处理、显示工作。经实验证明,本系统设计可以精准地完成对频率、占空比、时间间隔的测量。     

基于CPLD和单片机的等精度数字频率计设计

根据相位重合点理论对等精度数字频率计进行改进,采用该理论可使对标准频率信号和待测频率的计数同时开始,消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分:待测频率的整形放大部分;计数部分,采用CPLD,相位重合点的检测也在CPLD中完成;频率的计算和显示部分由单片机AT89C51完成。CPLD部分的仿真使用Max+PlusⅡ,单片机部分的仿真使用Protues软件。测试结果表明,待测频率在1 Hz~10 MHz范围内,频率计测量精度高,稳定性好。     

基于PXI总线的宽带频率计设计

对基于PXI总线的宽带频率计进行了研究。针对宽带频率的特点,采用了预分频法和基于相位重合的全同步法对被测频率进行测量,达到较高的测频精度。在硬件电路设计中采用可编程逻辑器件FPGA对相位重合检测电路、闸门和计数器等模块进行设计,既使用方便,又易于修改,同时该频率计采用最新流行的PXI总线技术贯彻了虚拟仪器的思想,使本来需要硬件实现的技术软件化,大大降低了系统成本,增强了系统的功能与灵活性。     

频率计使用攻略

频率计是用来测量信号频率和周期的电子仪器．广泛应用于航天、航空、电子测量领域,也是业余电台爱好者的必备仪器之一。随着技术的不断发展。频率计的原理和结构也不断改进。数字频率计已成为目前应用的主流。它具有读数直观、操作简单的优点。由于频率和周期是相互倒数的关系,所以只要软件支持,频率计就可以既显示频率也显示周期。     

基于CPLD的简易数字频率计的设计

CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改。首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计。此频率计的设计采用基于VHDL的＂Top-Down＂（自上而下）的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计。所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下载到目标器件上运行,能够满足实际测量频率的要求。     

基于FPGA的数字频率计的设计和实现

现场可编程门阵列的出现给现代电子设计带来了极大的方便和灵活性，使复杂的数字电子系统设计变为芯片级设计，同时还可以很方便地对设计进行在线修改。本文以设计一个四位显示的十进制数字频率计为例，介绍了在一片FPGA芯片上实现多住数字频率计的设计方法和实现步骤，并且给出了仿真结果。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点。所设计的电路通过硬件仿真，下载到目标器件上运行，能够满足实际测量频率的要求。