SDRAM在指纹处理模块中的应用

SDRAM是一种具有同步接口的高速动态随机存储器，它与DSP相结合运用在指纹图像处理中，提高了指纹图像处理的速度．但SDRAM与DSP的输出信号不同，故需加以接口电路．本文利用现场可编程门阵列(FPGA)，设计实现TMS320C5402与SDRAM接口电路．使SDRAM在指纹处理模块中充分发挥了数据缓存的作用。     

基于FPGA实现TMS320VC3X与SDRAM接口

同步动态随机存储器(SDRAM)具有高速,大容量,价格低廉等优点,因而成为缓冲存储器的首选,但是SDRAM控制时序比较复杂,不能与DSP直接接口,这极大地限制了它的广泛应用。为了满足电力系统运行对故障数据的精度和实时要求,本文作者基于FPGA提出了一种简单易用的方案,用VHDL语言实现TMS320VC3X与SDRAM的接口。     

一种SDRAM控制器软核的Verilog设计

介绍了SDRAM存储器的特点及工作原理,SDRAM是一种采用了地址复用技术的高速海量同步存储器,其读写数据都是在时钟的上沿进行的。重点介绍了一种通用SDRAM控制器软核的Verilog设计,通过控制器接口可使得对SDRAM的操作如同通用的SRAM一样简单。     

用于高速图像处理的DDR2 SDRAM控制器

为满足图像数据处理对高速大容量存储的需要,设计一种DDR2SDRAM控制器。采用模块化设计方法,通过基础模块、物理层模块、用户接口模块和控制模块实现对DDR2SDRAM的控制。仿真结果与验证结果表明,该控制器能够有效可行,32位数据总线最大传输率达到12.8Gbit/s。     

一种高速数据采集系统的设计与实现

设计并实现了一种基于乒乓操作的高速数据采集系统。该系统使用两片SDRAM,同时设计了一种全新的SDRAM控制器,以现场可编程逻辑门阵列作为核心平台,通过高速数据接口,将采集到的数据通过总线传输到处理模块进行后续处理,从而完成数据的采集和处理任务。通过FPGA软硬件平台验证表明,该系统各模块均工作正常,并达到吞吐率指标,可满足数据采集、数据缓冲和数据接口匹配的需求。     

基于内存总线的高性能I/O接口设计

提出了将内存总线扩展为面向系统外部设备互连的局部总线的设计概念.为计算机系统增加了一个高性能的I/O接口总线,提高了主机与外部设备间数据传输的性能,增强了计算机作为事务处理主体的能力.通过对内存总线和内存控制器关键技术的分析,给出了基于SDRAM内存总线的内存目标接口(MTI)设计,在功能和逻辑上实现了内存总线和局部总线间的桥接,为基于内存总线的应用设计提供了一种功能完备的接口部件.     

基于FPGA的数字存储示波表

介绍了一种基于FPGA的数字存储示波表的设计原理与实现,它涵盖数字存储示波器和数字万用表2种常用的仪器仪表,以高速数据采集术为基础,以FPGA为控制核心,以PXI总线接口完成数据传输,最终实现示波器以及万用表等功能。该示波表由预处理电路,A/D转换电路,SDRAM,FPGA,PXI接口芯片等组成。实际测试表明,该示波表工作稳定,性能良好。     

基于PCI的通用图像采集与处理系统

以DSP TMS320C6205为核心处理器，设计了一种基于PCI的通用图像采集与处理系统。采用SAA7111和CPLD实现系统前端的图像采集以及图像的输出控制，用DSP进行各类通用的算法设计以及实现与计算机的PCI接口，系统中大容量的FLASH和SDRAM使该系统能够适用于多种应用场合。该系统具有在线定义图像采集的大小，自定义图像处理算法等特点，在静止图像和视频图像处理中均有一定的应用价值。     

基于DSP的数字存储示波器设计

研究并设计了基于DSP（数字信号处理器）与FPGA（现场可编程门阵列）芯片的数字存储示波器,它由电源控制、前端数据采集、FPGA芯片控制模块、接口控制器、SDRAM与Flash存储模块、DSP芯片控制模块、键盘与液晶显示模块等部分组成,具有200MS／s实时采样率及40MHz模拟带宽的双通道数据采集功能。     

基于PCI总线的100 MSps,256 MBit数据采集系统

为满足高速测试装置的需要,设计并实现了以同步动态存储器(SDRAM)为数据缓冲单元,复杂可编程器件(CPLD)为控制核心,PCI9030为PCI接口芯片的高速大容量数据采集系统．针对SDRAM存储器控制复杂的特点,采用自顶向下的模块化设计方法,并用EDA工具综合和仿真,实现了基于CPLD的SDRAM控制器．设计过程中,用同步状态机控制整个流程,实现了地址、数据、控制信号的可靠同步．采集系统的软件部分由驱动程序和应用程序构成,分别用DDK和VC 软件编写．实际测试结果表明,采集系统的最高采样频率可达100MHz,采样容量可达256MBit,有效位数为7．24,达到了预期的指标．     

高速视频系统中一种异步FIFO缓存设计

在数字电视系统中,为了满足系统对高速数据的采集的缓存需求,通过研究FIFO的工作原理,利用FPGA和SDRAM设计了一种高速大容量的异步FIFO.介绍了SDRAM的存储结构及操作方法,阐述了基于SDRAM控制器的异步FIFO的设计方法,结合实际,完成了在数字电视系统中基于FPGA和SDRAM的大容量异步FIFO的设计与实现,有效的解决了数字电视系统中对高速视频处理时的海量缓存问题.     

高速SDRAM控制器设计的FPGA实现

同步动态存储器(SDRAM)控制器通常用有限状态机实现,对于一般的设计方法,由于状态数量多,状态转换通常伴随大的组合逻辑而影响运行速度,因此,SDRAM控制器的速度限制了SDRAM存储器的访问速度。该文从结构优化入手来优化方法,利用状态机分解的思想将大型SDRAM控制状态机用若干小的子状态机实现,达到简化逻辑的目的,不仅提高了速度还节省了资源,对该类大型SDRAM控制器的实现有一定参考意义。     

基于FPGA的SDRAM乒乓读写操作设计

针对视频图像采集系统中需要实时显示的数据存储效率问题,提出了一种基于FPGA的SDRAM乒乓读写操作设计。在研究SDRAM的基本原理和影响性能的主要参数的基础上,利用Verilog语言实现了SDRAM的初始化及自刷新。对SDRAM数据存储设计了一种乒乓读写操作控制方案,支持Bank切换存储,充分利用读写时差,提高了数据吞吐量。且对该控制方案中的多时钟域下的数据流交换设计了FIFO控制方案。用Modelsim仿真工具对Bank切换、SDRAM初始化、自刷新及乒乓读写进行了时序仿真。仿真波形表明该设计方案能很好的实现Bank切换及SDRAM的乒乓读写操作。     

基于FPGA的高速多通道实时同步采集传输系统的设计与实现

鉴于传统的多导联脑电图机双核控制采集系统中主控器ARM与SDRAM及FPGA的通讯流程繁琐重复,传输效率低,数据吞吐量小等缺陷,提出了一种基于FPGA的高速多通道实时同步采集系统方案,将缓存SDRAM交由FPGA控制并通过程序将其"内部FIFO化",通过SDRAM前后两对FIFO的乒乓操作实现SDRAM的异步时钟同时读写,保证FPGA与ARM接口处数据的不间断,并通过简洁严谨的并行接口协议实现FPGA和ARM的高效率通信,最终将FPGA和SDRAM从物理上等效成一块"可自动采集数据的SDRAM".测试表明,该方案避免了数据转移过程中的重复拷贝以及数据转移复杂的操作缺陷,提高数据吞吐量以及转移速率,满足了256导联脑电图的各项设计指标,采样频率可达20 kHz,甚至更高.     

单片SDRAM的数据读写乒乓操作设计

针对数字视频图像采集及其显示系统中高速实时的数据需要缓存的问题,提出一种基于FPGA的SDRAM控制器设计。在研究SDRAM的逻辑结构的基础上,利用Verilog语言实现了SDRAM的初始化以及读写操作,同时提出一种仅使用一块SDRAM进行数据写入和读出的乒乓操作的方法,并且使用FIFO实现了异步时钟数据的交换。实验仿真波形图表明该设计能很好的实现SDRAM控制器的数据缓存以及数据读写的乒乓操作。     

利用FPGA实现SDRAM控制器的设计

介绍了SDRAM的工作原理和使用方法.以一个数据通信中实际使用的SDRAM控制器为例,设计了用可编程逻辑器件(FPGA)实现SDRAM控制器的方法,给出了具体实现时需要注意的地方.     

基于FPGA的圆机数据存储器的设计

为扩展嵌入式圆机选针数据的存储空间,提高选针数据读写速度,结合Altera公司的主流FPGA芯片EP1C6Q240的实际系统,在FPGA中采用了模块化设计方式,给出了一种基于FPGA的SDRAM控制器的实现方法。分析了所用SDRAM的特点、原理,介绍了SDRAM控制器的组成框图及各模块功能,给出了读写SDRAM的时序图。     

MIMO实验系统中的数据缓冲应用研究

研究了基于FPGA控制的SDRAM Module在移动通信的MIMO技术实验系统中的应用,主要介绍了MIMO实验系统硬件平台、SDRAM的特点及其控制器软核的VHDL设计,以及USB2.0方式的数据传输。通过对页面读写、突发读写、集总和定时刷新等工作方式的灵活运用,很好地解决了MIMO无线通信中的海量数据高速缓冲问题。经MIMO实验系统验证表明,SDRAM控制器的数据缓冲方案高效可行,适用性突出。     

基于FPGA的以太网双目图像采集系统设计

针对双目视觉的位姿测量系统中两摄像头采集图像数据不同步和不能并行运算的问题,设计了基于FPGA的单个以太网口的双目图像采集系统.系统采用两片数字图像传感器OV5640完成对前端图像数据的采集,以FPGA芯片作为控制核心,把采集的两个摄像头图像数据通过两个写FIFO交替存储在SDRAM存储器,再通过计数器的计数值交替变换两个读FIFO的读请求继而交替读出存储在SDRAM存储器的图像数据,最终数据以UDP协议通过MII接口发送给PH Y芯片再以网线发送至上位机,上位机根据辅助信息即可实现两个摄像头的实时显示.实验结果表明:实现了两摄像头同步工作、并行运算,并且系统具有结构简单、体积小、成本低、传输稳定等优点,可满足双目视觉的位姿测量系统中对图像采集的要求.     

高速摄影胶片分析仪的微机接口程序设计

本文以高速摄影胶片分析仪的接口指令，数据格式，数据采集与处理方式等，讨论了微机与胶片分析仪的接口程序设计，给出了程序模块图，并由此编制了接口程序，该程序已投入了实际使用，且效果很好。