1～9 GHz超宽带温度补偿低噪声放大器的设计

超宽带低噪声放大器是可重构射频前端、宽带相控阵雷达必需的芯片,其性能直接影响系统的灵敏度.展示一款集成温度补偿有源偏置电路的超宽带低噪声放大器,该放大器采用新型温度补偿有源偏置电路,能有效地降低工作环境温度变化导致的增益波动;同时,通过带宽扩展技术提高晶体管高频增益,实现9倍频程的工作带宽.该款芯片基于0.15μm GaAs pHEMT工艺设计制造,尺寸为2 mm×1.2 mm.测试结果表明,该低噪声放大器在5 V工作电压下,功耗为125 mW;工作频率为1～9 GHz,频带内噪声系数小于1 dB,增益大于25 dB,输入输出回波损耗小于-10 dB,输出1 dB压缩点大于10 dBm;在-55～125℃工作环境下,芯片增益波动小于1 dB.     

3.1～10.6 GHz超宽带低噪声放大器设计

采用标准0.35 μm SiGe HBT工艺设计了工作频段在3.1～10.6 GHz的超宽带低噪声放大器.从宽带电路和高频电路设计的器件选择、电路结构选择等方面讨论了超宽带低噪声放大器的设计.结果表明,通过合适的电路结构和器件参数选择,可以采用0.35μm SiGe HBT工艺制备满足超宽带系统要求的低噪声放大器.在整个工作频段内所设计的低噪声放大器输入输出匹配S11和S22均优于-8dB,噪声系数为3.5dB,电路的工作电压为2.5 V,电流消耗为4.38 mA.     

微波超宽带低噪声放大器的设计

设计和制作一种小型超宽带低噪声晶体管放大器 ,采用全微带匹配网络和负反馈技术 ,利用新型晶体管器件 HEMT,经自编的程序 MMatch和商业软件 Touchstone双重辅助设计 ,实现在 0 .9-3.6 GHz两个倍频程的超宽带范围内增益 >2 9.4 d B,增益平坦度 <5 % ,噪声系数 <1 .8d B,输入、输出驻波比 <2 .2 ,1 d B,压缩点输出功率 >1 7.9d Bm.该放大器制作在 5 2× 2 5 mm2的聚四氟乙烯基板上 ,经测试满足设计要求 .     

2.45GHz单级低噪声放大器的设计

设计了一种基于高电子迁移率晶体管ATF54143的单级低噪声放大器,采用ADS软件进行了设计优化。仿真结果表明在2.45 GHz处噪声系数小于1.5 d B,增益大于16.4 d B,稳定系数大于1.1,输入与输出的电压驻波比都小于1.1。在仿真基础上进行了实物加工,实测结果在2.45 GHz处|S21|为8.3 d B,|S11|和|S22|最小值分别为-13.5 d B,-17.2 d B,1 d B压缩点的输出功率约为10 d Bm。该放大器可应用于S波段的无线局域网,射频识别和北斗导航系统等领域。     

低功耗高线性度超宽带低噪声放大器的设计

提出了一种具有低功耗、高线性度、高增益、低噪声的放大器.该电路采用共栅结构实现输入匹配,正向衬底偏置技术与电流复用技术降低功耗,后失真技术提升线性度.实验仿真结果表明,所设计的低噪声放大器在低功耗条件下各方面性能良好.     

11.8GHz双级低噪声放大器

应用级间失配法研究微波放器的噪声与功率同时匹配,实现噪声低和输出入输出功率匹酿良好的微波低噪声放大器。方法将两个单组ＬＡＮ级联,并把第一级ＬＡＮ的输出功率匹配网络用级间失配网络代替,当此级间失配网络实现特定的阻抗变换作用时,微波放大器噪民功率能帮到同时匹配。     

一种10GHz低噪声放大器的设计

介绍了一种10GHz低噪声放大器。通过理论的分析计算以及软件的优化设计,得到更好的低噪放性能。还简单介绍了实际的结构、测试过程和实测数据。     

CDMA低噪声放大器的研究与设计

介绍CDMA低噪声放大器的设计．分析设计中需注意的关键问题并给出相应解决措施。给出了实测的该低噪声放大器的各项性能指标。     

6.2～9.4GHz DC-OFDM超宽带接收机射频前端设计

设计了一个用于6.2~9.4 GHz超宽带中国国家标准的接收机射频前端.通过采用共栅输入、电容交叉耦合的低噪声放大器和正交跨导级合并的折叠型混频器,实现了对UWB小信号的放大和下变频.设计方案采用TSMC 0.13μm 1P8M RF CMOS工艺流片验证并进行测试.测试结果表明,输入匹配在6.2~9.4 GHz频段内...     

低噪声放大器的仿真设计

介绍了一种利用ADS仿真软件设计低噪声放大器的方法。先总体阐述了低噪声放大器的主要技术和性能指标,然后在采用AVAGO公司的ATF-34143晶体管的基础上,根据低噪声放大器的各项指标来同步进行电路的设计、优化和仿真,最后使得低噪声放大器的设计结果达到设计初期的期望值,并成功地完成了低噪声放大器的电路设计。     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

一种Ku波段低噪声放大器的设计

在通讯系统中,为了提高系统接收灵敏度,需要降低内部噪声对系统的影响,前端的低噪声放大器是决定整个系统噪声性能的关键部件。本课题设计的低噪声放大器运用在Ku高端系统中,在15.8GHz～16.2GHz的工作频段内仍有相当低的噪声系数（？1.8 d B）。此外,在温度变化高达110°C（＋7 0℃～-4 0℃）的恶劣环境下,增益变化？2dB。     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

基于ATF-33143设计的低噪声放大器

采用单电源供电模式,设计了一个基于E-PHEMT晶体管ATF-33143的两级低噪声放大器。在本文中采用Agilent公司的ADS对电路进行了匹配并进行了优化,最后通过S参数仿真得到了低噪声放大器的各项参数,在1.805~1.880 GHz频率范围内噪声系数小于0.45 dB,带内增益大于30 dB,输入驻波比小于2.0 dB,输出驻波比小于1.5 dB。仿真结果表明,该设计满足性能指标要求。     

CMOS宽带低噪声放大器的设计

提出一种利用噪声抵消技术减小热噪声因子的互补金属氧化物半导体(CMOS)宽带低噪声放大器电路.它具有不平衡变换器可转换单端信号为差分信号,无需外接平衡-不平衡变换器,也未采用电感匹配技术,进一步减小了芯片的面积.该低噪声放大器基于TSMC 0.18μm RF CMOS 1.8V的工艺设计,仿真和验证采用Cadence公司的Spectre工具.结果表明:在150～600MHz频带内的噪声系数为3.9dB,输入匹配参数S11小于-11.7dB,输入3阶截点IIP3为1.03dBm.     

低噪声放大器的设计与灵敏度分析

本文设计的低噪声放大器利用集成芯片ATF36163完成了电路的设计,利用ADS软件进行设计、优化和仿真,最后给出了仿真结果、版图设计及实测结果。同时通过研究电路参数的灵敏度对该低噪声放大器进行了灵敏度分析,使得低噪声放大器不仅符合接收机对LNA的指标要求,还能使性能更加稳定。     

L波段低噪声放大器的设计与仿真

选用Agilent公司的PHEMT晶体管ATF-54143,设计了一种基于负反馈技术的L波段低噪声放大器。其匹配网络是由集总元件与微带共同组成,使用Micrcowave2002对整个电路进行优化设计。在1～1.5GHZ的频率范围内,低噪声放大器噪声系数小于0.6dB,输入/输出驻波比小于1.5,增益大于20dB。     

X频段低噪声放大器的仿真设计

介绍了使用Agilent公司的微波电路CAD软件ADS进行仿真和优化设计X频段的低噪声放大器的方法和过程。并对制成品在工作频段为8.6～9.5GHz噪声系数1.8dB，增益为23dB，带内平坦度0.5dB时进行了实际测试和调试，结果表明，此放大器达到了预定的技术指标，性能良好。     

1．8GHz基站前端射频低噪声放大器的仿真与实现

介绍了一种1．8GHz基站前端射频低噪声放大器（LNA）的设计方法，采用Agient公司的仿真软件ADS对其进行了仿真和优化，同时完成了实物加工和测试．测试结果表明，采用本方案设计的LNA增益约为12.5dB，噪声系数约为1．3dB，性能稳定，完全达到了通信接收机中对LNA指标的要求．     

L波段低噪声放大器的仿真和设计

介绍使用Agnent公司的微波电路CAD进行仿真和优化设计L波段低噪声放大器的方法和过程,并对制成品在工作频段为1.7～1.9 GHz,噪声系数0.9 dB,增益为22 dB,带内平坦度0.5 dB进行实际测试和调试,结果表明,此放大器基本达到预定的技术指标,并对放大器低温测试结果进行探讨.