A High-Speed Data Acquisition Subsystem

Many problems inherent in signal acquisition using laboratory minicomputers are overcome by using a high-speed data acquisition subsystem incorporating a large buffer memory. A structured systems development methodology details the design stages of this subsystem and its interfaces. Key to implementation of the design is a dual-port solid-state disk (extended memory unit). The subsystem operates at acquisition rates up to 125 000 samples/s and can be extended to 500 000 samples/s; its design permits operation with any real-time or time-shared operating system.     

基于PCI-1002的高速数据采集

温度脉动仪是测量大气光学湍流强度折射率结构常数的重要仪器,由于温度脉动仪测量的是大气温度的快速起伏变化,在进行温度脉动仪标定时,对温度脉动信号进行准确高效的采集是确保标定实验成功的前提。针对双通道风洞式温度脉动仪标定系统编写了基于PCI-1002 高速采集卡的多通道数据采集软件,应用成熟的GUI框架MFC,结合Windows系统下的高精度定时器,对不同通道下的温度脉动信号进行了实时采集,并实现了数据的实时显示、存储和初步计算。实验结果表明该数据采集系统可以方便地完成信号采集、处理、存储和显示,从而为后续的标定实验提供可靠的数据支持。     

Bottleneck Analysis for Data Acquisition in High-Speed Network Traffic Monitoring

The increasing network throughput challenges the current network traffic monitor systems to have compatible high-performance data processing. The design of packet proc- essing systems is guided by the requirements of high packet processing throughput. In this paper, we depict an in-depth research on the related techniques and an implementation of a high-performance data acquisition mechanism. Through the bottleneck analysis with the aid of queuing network model, several perform- ance optimising methods, such as service rate increasing, queue removing and model simpli- fication, are integrated. The experiment results indicate that this approach is capable of re- ducing the CPU utilization ratio while im- proving the efficiency of data acquisition in high-speed networks.     

一种用于高速同步数据采集设备的数字锁相环

介绍了一种适用于可编程逻辑器件、为高速同步数据采集设备提供可靠时钟解决方案的全数字锁相环电路。该电路采用路径延时环形数控振荡器，并具备时钟倍频和同步功能，最高工作频率可达100MHz，同步和频率锁定误差不超过1ns。采用标准硬件描述语言设计，可适用于各种可编程逻辑器件，具有简单灵活、可移植性强、易于控制的特点。     

高速数据采集系统中的FPGA的设计

提出了利用FPGA技术把缓存FIFO、锁存电路、时序电路、控制电路等分散的电路模块集中起来作为独立的缓存及控制电路,实现了数据的高速缓存,防止了数据丢失;产生了严格的时序逻辑,保证了系统的可靠性.利用乒乓锁存降低了对缓存速度的要求并将数据合并成32位,易于与DSP数据传输.电路模块简单可靠,易于系统调试.详细介绍了FPGA的电路模块的设计.     

多通道高速数据采集板的设计

根据虚拟仪器的设计思想,详细介绍了高速数据采集板软硬件设计的基本原则、方法及工作流程,设计了基于PXI总线的多通道高速数据采集板。采用DSP到PXI总线的跨总线DMA技术解决了高速数据传输的瓶颈问题,实现了多通道高速数据采集。     

A Multichannel High-Speed Data Acquisition and Processing System

A computer controlled data acquisition and processing system is described which acquires multiple-channel analog data at high sampling rates and stores the information on a digital magnetic tape. The system then processes the tape by deleting redundant data, making an arbitrary number of predetermined potentially complicated determinations about the data, and printing output results in full English statements. The system has been successfully interfaced with a number of one-shot test systems and centrifuges. It has resulted in considerably more accurate, prompt, and consistent data than previous methods employing galvanometric oscillographs.     

高速同步数据采集平台的实现

针对工矿企业变电站自动化项目中需要进行全厂电力同步监控,故障检测的要求,文章通过采用FPGA与DSP实现了64路最高通信速率达40MByte的传感器采集平台,时间同步不大于50 μ s.传感器采集平台运行良好,有很好的应用价值.     

智能化的电磁超声高速采集系统

文章介绍了一种智能化高速数据采集系统的设计方法 ,用于将获得的超声信号数字化。该系统采用了抗干扰设计 ,采用了CPLD技术搭建时序控制电路 ,用TMS32 0C5 4 0 2芯片进行数据的实时处理。该DSP芯片通过标准并行接口与PC10 4相连 ,构成了主从机系统。     

大容量高速数据采集系统的设计

提出了一种新颖的高速数据采集系统实现方案,以DSP作为数据采集、传输和存储的核心控制器,利用通用串行总线技术实现与计算机的通信。该采集器采用模块化的思想设计,具有较强的可扩展性,适用于多路高速信号的同步记录。     

基于USB的DMA方式实现CCD高速数据采集

提出一种CCD用于通用串行总线(USB)高速数据采集系统设计的新方法。通过对USB及其DMA传输方式分析,采用无外部缓冲区的结构实现数据的高速传输．具有精度高、结构简单、方便易行等优点。详细描述了硬件、固件、驱动程序及应用程序的设计情况。实验证明,该系统可实现CCD的高速高精度数值量化及数据传输。     

高速数据采集系统中缓存区的设计

本文讨论了高速数据采集系统的设计，对如何利用低速ＳＲＡＭ来替代ＤＡＳ中的高速ＲＡＭ作了重点分析     

基于PCI总线的高速数据采集系统

介绍一种基于PCI总线的PC机插卡形式的高速数据采集系统。该系统的特点是:由Windows98下的应用程序控制采集,能满足雷达在距离、方位上的开窗采集要求;采集的数据既可用PC机内存作暂存,也可送入其他处理插件;通过运用多通道并列技术,可以并行同时采样4路模拟信号,也可以在串行处理方式下以4倍速率采集1路模拟信号;数据采用PCI总线接口,并配合Windows98的虚拟设备驱动程序,使32bit数据传向PC机的速率达到30MHz。     

高速CCD图像采集存储系统的硬件设计

针对某高速CCD相机图像数据量大的特点,设计采用LVDS格式信号输出,转换成Camlink格式后实现海量数据的高速、稳定传输,提出了一种新型的高速数据采集存储系统的设计方案,该方案采用Fibre Channel接口硬盘实现对图像数据的高速存储,最高存储速度可达850 Mbyte/s,现已在CCD相机系统图像采集实验中得到应用.     

在高速数据采集系统中采用全差分放大器设计

引言在通信、成像、检测仪器、视频和多媒体等高速数据采集应用系统中，信号的完整性非常重要。许多工程人员正在寻找全差分处理方案。全差分结构本身所固有的优势有：·可以抑制外部共模噪声源(来自电源或其它电路)。·几乎可以消除偶阶次谐波。·每个差分输出所要求的电压摆幅仅为单端输出的一半，因此，可减小失真并降低对电源的要求。所有高性能高速数据转换器现在都使用差分输入来提高性能。最常见的是，在ADC之前要求带有放大、阻抗匹配、滤波和电平转换。全差分信号处理同以前的设计过程有所不同，本文的目的是指出所存在的设计问…     

USB2.0在高速数据采集系统中的应用

介绍了一种基于USB2.0总线的数据采集卡设计,给出了该系统的硬件及软件实现的方法.采用C8051F020作为ISP1581的微控制器,给出应用实例、固件开发框图,固件开发工具采用Keil C51.该采集卡实现了数据的高速采样.     

一种新型高速数据采集系统的设计与实现

介绍了一种基于USB2.0接口的高速数据采集系统的设计.该采集系统能够将雷达接收机送来的信号进行高速的采集,然后通过USB接口,将采集到的数据送到计算机,经由上层软件对数据进行处理分析.     

基于FPGA的高速数据采集系统的设计与开发

在很多项目工程中,需要大量数据上传PC端或下载到终端,一般使用的PCI或ISA卡价格昂贵、安装麻烦、受计算机插槽数量等资源限制、可扩展性差,也可能跟其他插拔设备冲突,而使用串行通讯接口RS-232,传输速度慢。为了克服以上两者的不足,对Cypress公司的EZ-USB FX2LP芯片Cy7c68013a进行了研究,提出了基于该芯片的USB高速数据采集系统的设计方案。     

逻辑锁定和时序约束在高速数据采集中的应用

基于Altera现场可编程门阵列的逻辑锁定设计方法可提高复杂系统设计时的效率,在设计整合时,能更好地继承各个模块的实现结果;约束编辑器提供了指导Quartus II软件对设计进行时序收敛的一种手段。介绍了如何利用这两种设计方法对数字存储示波器中高速数据存储电路性能进行优化,并完成了4个相位不同,频率为250 MHz的数据通道的1 GHz数据流的存储。     

基于FPGA的高速数字BOXCAR数据采集系统

文章提出了一种基于FPGA的高速数字累加平均器数据采集系统的设计方案,对其中的高速AD转换、FPGA逻辑控制、高速数字累加平均器以及USB2.0接口等进行了讨论,完成了系统和实验,并已应用于分布式光纤传感器的实际检测。