基于嵌入式处理器NiosII的片上可编程系统设计

NiosII嵌入式处理器是用户可配置的通用PdSC嵌入式处理器，是一个非常灵活和强大的处理器。本文结合实例。给出了基于NiosII嵌入式处理器的SOPC软、硬件设计方法。     

基于SOPC的简易误码率测试仪设计技术

介绍一种利用Altera公司Cyclone Ⅱ系列FPGA和第2代软核处理器Nios Ⅱ的误码率测试仪的设计方法。该测试仪能够满足通信速率在40~175Mbps的通信线路的误码率测量及通信质量评估的要求,具有体积小、功耗低、成本低、测量灵活和易于软硬件升级、硬件可重构等优势,有着很高的实用价值和参考价值。     

基于SOPC的嵌入式WTB网络控制节点机的研制

探讨一种基于可编程片上系统的嵌入式绞线式列车总线(WTB)网络控制节点机的研制方案。该方案采用FPGA作为核心器件，将Altera 的NisoII软核处理器与WTB控制逻辑集成在单片FPGA 内，取代了原来的工控节点机和控制部件相组成的方案。减小了产品的体积和重量，降低了硬件开发成本。该文给出了系统的总体设计方案，并分析了测试结果。     

基于SOPC技术的硬盘扇区读写

提出了一种利用ALTERA公司的第二代嵌入式软核处理器NiosⅡ直接访问硬盘扇区的方法。该方法具有体积小、重量轻和速度高等优势，可以为车载视频点播系统提供高速视频数据流。同时介绍了SOPC技术、FAT32文件存储系统和硬盘的软硬件接口。阐述了SOPC技术的使用和硬盘扇区读写原理。     

基于SOPC的扩频接收机设计与实现

采用FPGA+DSP模式实现的扩频接收机存在开发周期长、实现难度大等缺点。针对该问题,基于可编程片上系统,利用FPGA内的嵌入式软核NiosII代替DSP处理器和通用控制器,在单片FPGA内实现整个BD/GLONASS组合导航定位接收机。阐述匹配滤波器、相关器、载波跟踪环和码跟踪环的算法理论与实现方法。在24 h内的静态定位结果表明,该接收机的定位精度满足要求。     

基于SOPC的短波跳频调制解调器设计

短波跳频通信在军事通信中应用广泛,当前短波跳频调制解调器对可靠性、智能化与灵活性提出越来越高的要求.在Xilinx EDK(embedded development kit)集成环境下,以SOPC(system on programmable chip)技术为支撑,构建了包含可配置软核处理器microblaze及丰富外设接口的短波跳频调制解调器,灵活配置其软硬件平台,设计了基于OPB(on-chip peripheral bus)片上总线的调制解调器外设接口及其驱动.最后给出文件数据收发的应用实例.通过验证,所设计跳频调制解调器的功能正确、配置灵活、抗干扰强、可靠性高,可满足用户需求.     

基于SOPC技术的车牌识别系统设计

可编程片上系统（SOPC）是Altera公司提出的一种灵活、有效的片上系统解决方案，为构建实时、便携的车牌自动识别系统提供了较好的解决途径。本文以Nios Ⅱ嵌入式软核处理器为核心，通过IP核复用技术，内嵌MicroC／OS-Ⅱ操作系统，实现车牌自动定位与识别的片上系统设计。介绍了系统的基本功能与硬件设计，以及车牌定位分割与字符识别算法的实现。测试结果表明．该系统具有集成度高、可靠性好、车牌识别误差低等特点。     

基于NiosII的数字视频系统设计

介绍基于NiosⅡ的数字视频系统的实现方案。本设计利用Altera公司最新的SoPC（可编程片上系统）解决方案——以NiosⅡ嵌入式软核处理器为核心,实现数字视频系统。文中介绍系统硬件结构和功能,硬件系统程序编写和软件实现程序编写。与传统的FPGA设计方案相比,该方案可提高系统性能,降低软件开发成本和硬件实现风险,具有灵活性、高效性和低成本的特点。     

基于SOPC技术的超声检测分析系统

介绍了基于可编程片上系统的超声检测分析系统。该系统以FPGA芯片EP2C20F48417为数字平台,通过在FPGA中构建SOPC系统,实现了超声波声参量检测、数据处理、结果实时显示、数据存储和输出等功能。通过和其它仪器对比,该系统具有可重配置性好、重量轻等优点,为产品的升级提供了很大的方便。     

基于SOPC技术的光纤通道网络接口卡的设计与实现

介绍了一种基于可编程片上系统(SOPC)的光纤通道(FC)网络接口卡(NIC)的总体设计方案;该方案采用了NiosⅡ软核处理器的嵌入式技术;并将NiosⅡ软核处理器和网络接口卡的控制逻辑集成在一块FPGA芯片中;且数据的发送和接收采用流水技术。测试结果表明该设计方案达到了设计要求,通信性能稳定可靠;该方案极大地提高了系统的集成度和稳定性,使NIC的通信协议得到了极大的简化;由于能够灵活的自定义外设,因此也能够加快NIC开发速度。     

基于SOPC的地震数据并行采集控制器设计

针对地震勘探仪器在多道数据并行采集控制技术上的瓶颈问题,提出基于嵌入式可编程片上系统的并行采集方案,开发了符合Avalon标准的"多道数据并行采集A/D组控制器"外设IP核,实现了多道数据严格并行采集控制,并成功应用在工程地震数据采集系统中。应用表明,该控制器能控制多道A/D转换器严格并行同步采样,具有同步精度高、非均匀误差小、通道扩展方便等优点,为地震勘探仪器高性能、低功耗、微型化设计提供了参考。     

基于DDS／SOPC的谐波信号发生器的设计

介绍了一种基于DDS/SOPC技术的谐波信号发生器的设计方案,详细论述了DDS的工作原理及SOPC的设计过程。在设计中将DDS模块和MCU模块集成到一个单片FPGA上,使设计出的系统具有集成度高、灵活性好等优点。     

基于嵌入式SOPC的ABS控制器设计

SOPC作为一种特殊的嵌入式微处理器,它融合了SOC和FPGA各自的优点,并具备软硬件在系统可编程、可裁减、可扩充、可升级等功能。利用EDK工具在FPGA上设计了以NIOSII为处理器的嵌入式ABS控制器,说明了控制器的硬件和软件设计,并介绍SOPC嵌入式系统软硬件协同开发的设计方法和流程。     

基于SOPG技术的EPA蓝牙接入点的设计与实现

介绍了EPA中蓝牙接入参考协议模型,分析了蓝牙无线网段接入EPA有线网段的原理,并详细介绍了利用Altera公司开发的第二代Nios II嵌入式处理器实现EPA蓝牙接入点的软硬件设计方案。测试表明该接入点运行良好,具有很好的性能。     

基于SOPC的复合式生理信号检测系统设计

设计完成了一种多生物电信号采集能力并能完成生物电信号模式识别和辅助诊断的复合式生物电信号检测系统。系统通过具备双通道的低噪声高共模抑制比的前置采集放大电路,可实现心电信号和表面肌电信号两种体表生物电信号的检测。通过FPGA硬件化实现的小波分解模块和在NiosⅡ软核中实现的FFT和BP神经网络算法,可以完成对采集到的心电信号心率监测、QRS波群的检测和ST段形态识别反馈监护者的健康信息;并通过提取表面肌电信号活跃段数据和时频域参数为运动性肌肉疲劳评估提供参考。系统通过LCD屏、音频输出和SD卡存储能够完成对信号实时波形和监护参数显示、报警输出和长时间监护数据的存储。     

基于SOPC的微型无人机飞行控制系统设计

针对无人机(UAV)飞控系统的发展要求,提出了一种基于可编程片上系统(SOPC)技术的设计方案,自顶向下地利用软硬件协同设计方法实现整个过程的设计.主控芯片采用Cyclone Ⅱ系列的EP2C8Q208C8N,进而设计系统的外围电路;借助NIOS Ⅱ软件写入程序实现对无人机的控制.与传统的无人机控制系统相比,该系统适应了集成度高、功耗低、体积小的发展要求.悬停试飞,机体晃动小,且在外界干扰时能自动调整姿态,保持稳定飞行,具有较快的响应速度.     

基于开源处理器的传感器节点SOPC设计

采用软硬件协同设计的方法,基于开源处理器OpenRISC1200设计一种面向无线HART网络应用的传感器节点可编程片上系统(SOPC),实现节点任务处理等基本功能.整个硬件系统首先进行功能仿真,然后使用ISE工具综合、评估了整体性能,最后下载到FPGA中进行软件开发与验证.针对实际应用,移植了实时操作系统RAW-OS和无线HART协议栈,编写相应的程序完成测试,结果表明:所设计的节点片上系统(SOC)功能稳定可靠.     

基于NiosII软核的视频解码系统优化设计

研究了基于嵌入式Nios Ⅱ软核的MPEG-4视频解码系统的设计优化,以期提高便携式多媒体播放器视频解码的综合性能。提出了在可编程片上系统(System on a programmable chip,SOPC)中软硬件协同设计方案,通过研究二维离散余弦逆变换、运动补偿、颜色空间转换的硬件IP核优化设计与实现,构建基于Nios II软核软硬件协同设计的视频解码系统。以Altera型号EP2C35F672C8的FPGA为核心的SOPC系统测试结果表明,该系统在运行频率仅为100MHz下,测试码流的码率为1 593.90kb/s时,帧率可以达到35.20f/s,实现了MPEG-4的实时解码,从而使该SOPC软硬件协同设计实现了播放器的低功耗等高性能。     

基于SOPC的VGA显示技术的研究

介绍了基于SOPC技术的图像显示系统。存储在SRAM中的图像数据经过DMA通道高速传输到VGA控制器,然后由VGA控制器产生时序在VGA显示器上显示。整个系统由一片Mtera公司的FPGA芯片EP1C20以及外围的存储器和接口电路构成。实验表明,采用SOPC技术构建的VGA显示系统体积小、功耗低、可靠性强。