面源红外目标模拟器硬件系统设计

面源红外目标模拟器是红外成像导弹导引头性能测试必不可少的部件。通过需求分析,利用PCI技术、FPGA芯片、SRAM芯片和DA芯片搭建了一个硬件驱动系统,用来实现驱动电阻阵列芯片的产生红外辐射的功能,同时对系统中的PCI接口芯片、FPGA芯片、SRAM芯片、DA转换芯片和电阻阵列芯片的选型进行了详细分析,并且对硬件系统涉及的FPGA外围电路、PCI接口电路、SRAM接口电路和DA转换电路进行了设计。     

大功率LED驱动电路设计与仿真

本文设计了一款高效率,高输入电压,输出电流恒定的大功率白光LED驱动芯片。设计了芯片中的运算放大器电路、带隙基准电路、锯齿波发生器电路、比较器电路、误差放大器电路、输出过压保护电路、过热保护电路、功率管驱动电路、逻辑控制电路等,并给出了仿真结果。仿真结果表明设计的芯片达到了预期的要求。     

一种新型智能车电机驱动电路的设计与实现

设计了基于BTS7960芯片的电机驱动电路,详细分析了芯片的特点和电路功能。在驱动电路的输出端加入了短路自动断电．保护电路,分析了电路的工作原理。对驱动电路进行了10KHz、30％占空比的PWM驱动实验,在占室比从15％变化到40％的PWM信号驱动下,测量了芯片的温度变化,结果证明该电路能够实现设计功能并具有较好豹温度...     

一种基于电流比较的新型过温保护电路

设计了一种基于BiCMOS工艺、结构新颖的过温保护电路.对基准电流产生机理、芯片关断温度、芯片重新开启温度、温度滞回量和电路转换速度进行理论推导,给出了电路核心器件的参数设置.仿真结果显示,电路在127℃时关断芯片,116℃时重新开启芯片,温度滞回量为11℃,电路转换速度为26.2 V/℃,性能稳定、可靠.     

一种CMOS新型ESD保护电路设计

金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工艺设计并实现了一种新型ESD保护电路,其具有结构简单、占用芯片面积小、抗ESD能力强等特点。对电路的测试结果表明,相对于相同尺寸栅极接地结构ESD保护电路,新型ESD保护电路在降低35%芯片面积的同时,抗ESD击穿电压提升了32%,能够有效保护芯片内部电路免受ESD造成的损伤和降低ESD保护电路的成本。     

一种新颖的过热保护电路的设计

提出了一种新颖的过热保护电路--热调节电路,该电路将芯片耗散功率产生的温度变化置于一个闭环控制系统中,形成温度负反馈,实现芯片在需要过热保护时的恒温控制,保证芯片在无过热危险前提下的输出功率最大化.芯片采用SMIC 0.13μm CMOS Logic工艺模型,测试结果表明,热调节电路在出现过热情况时可使芯片内部温度恒定在105℃.     

遥控赛车解码芯片的ASIC设计

提出了一种遥控赛车解码芯片的设计方阐述了芯片功能原理,对各模块的主要电路进行了设计、分析,其中给出了一些设计巧妙的电路结构,整个设计采用全原理图输入方式,最大程度地简化了电路,最后对整个方案进行了仿真。这种遥控赛车解码芯片可以完成对遥控电路接收端数字基带信号的解码,外围电路简单,大大简化了板级电路的复杂度、成本低,可靠性高。该芯片也适用于其他遥控玩具、防盗系统和电器遥控,应用广泛。整个方案在FPGA中通过了原型验证。     

DSP2812硬件电路设计

针对32位定点TMS320F2812芯片的硬件电路扩展设计。设计主要包括供电电源芯片、复位电路、晶振、模数转换电路、数模转换电路、外部存储器扩展电路设计、接口芯片等;本文介绍了该DSP硬件电路设计的简要过程。     

一种96×64彩色OLED显示驱动电路的设计

OLED是一种新型平板显示器件,文章设计了一种应用于96×64彩色PM-OLED的显示驱动芯片。该芯片能实现256级对比度调节和65k色彩显示。芯片为高压、大电流的数模混合电路,内部包括数字控制电路,片内SRAM,片内振荡器,DC-DC升压电路,行驱动电路,高压基准电流源电路,以及电流精确可调的列驱动电路。该芯片是一种电流驱动型电路,列驱动电路采用PAM方式实现灰度调制,以及大电流预充的方式对PM-OLED屏幕像素进行预充。全芯片已通过Nanosim仿真,并进行了部分测试。仿真和测试结果验证了设计的正确性。     

基于I2C总线电子万年历的设计与实现

本文基于I2C总线,设计了电子万年历计时系统,给出了系统的硬件组成电路和软件设计方法.该系统以P89V51RB2作为系统主控芯片,飞利浦PCF8563实时时钟芯片构成时钟电路模块,用ZLG7290专用显示、按键驱动芯片构成显示电路模块和按键电路模块.与同类产品最大的不同的是使用了ZLG7290芯片,并利用I2C总线通信...     

基于ADF4110的频率发射系统

结合美国ADI公司推出低功耗宽带集成锁相环芯片ADF4110的性能特点以及锁相环频率合成器的原理,给出了用ADF4110锁相环芯片设计频率自动跟踪系统的硬件电路,并给出了频域和时域的测试结果,表明电路可以进行精确实时功率控制和本振频率控制,可以满足不同频点发射机的要求。     

一种500MHz高性能锁相环的设计

随着专用集成芯片（ASIC）和系统芯片（SOC）的飞速发展,芯片内部生成可变频率的稳定时钟变得至关重要,设计一个高性能锁相环正是适应了这样的需求。本文在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构。它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片（ASIC）和系统芯片（SOC）的实现提供最基础且最重要的可应用时钟产生电路。模拟结果表明：该锁相环可稳定输出500 MHz时钟信号,稳定时间小于700ns,在1．8V电源下的功耗小于18mW,噪声小于180mV。     

A front-end processor for modems

A front-end processor constructed of an oversampling delta-sigma ADC/DAC (analog-to-digital converter/digital-to-analog converter) and a digital signal processor is described. The chip can handle a maximum of eight different processing modes for modem applications including the echo canceling scheme. The chip incorporates a voltage reference circuit, digital PLL (phase-locked loop), and a unique second interpolation circuit to realize both conventional QAM (quadrature amplitude modulation) demodulation and echo cancel-type demodulation. The chip is fabricated in a 1.5-μm double-poly double-metal CMOS process. The chip size is 9.2 mm×7.2 mm, and the typical power consumption is 150 mW with a single +5.0-V power supply     

一种X频段锁相频率合成器的设计与实现

锁相频率源是卫星通信系统中最重要的核心部件之一,文章利用TI公司集成了VCO功能的锁相频合器芯片LMX2594设计了一款X频段低相噪频率源,模拟仿真并进行了实物电路测试,结果满足设计要求。该方案简单便捷,结构紧凑,具有广泛的应用前景。     

Development and evaluation of a GaAs MMIC phase-locked loop chipset for space applications

GaAs monolithic microwave integrated circuit (MMIC) chips designed for a phase-locked loop frequency source to be used in space applications have been developed. The chip set includes a three-stage resistive feedback amplifier with 13-dB gain in a 275 MHz to 5.85 GHz bandwidth, a 2.0-GHz voltage-controlled oscillator, a 2.8-GHz digital prescaler, and a VHF/UHF digital phase/frequency discriminator. Both analog and buffered-FET logic digital circuits were fabricated on the same wafer. The MMIC process which was developed for this application comprises molecular beam epitaxial deposition of the active layer, proton isolation, submicron gates, thin film TaN resistor deposition, and silicon nitride passivation. The chip set was used successfully to implement a 2.0 GHz all-GaAs phase-locked loop     

A 20-ns CMOS micro DSP core for video-signal processing

A programmable 8-b digital signal processor core with an instruction cycle time of 20 ns is developed. A 37.5-mm chip is fabricated by advanced 1.0-μm double-level-metal CMOS technology. This processor has a reconfigurable high-speed data path supporting several multiply/accumulate function, including 16-tap linear-phase transversal filtering, high-speed adaptive filtering, and eight-point discrete cosine transformation. To provide high-speed operation within the chip, a programmable phase-locked loop circuit is built on the chip. This circuit generates a high-speed clock, which is a multiple of the system clock fed from outside, and is synchronized to the system clock     

Analysis of tuning in resonant inverter

A model and analysis are presented for tuning of a resonant inverter. The model uses linearised phase-frequency characteristic of a tank load near the resonant frequency. To demonstrate the validation of the model, a low-power prototype was implemented using a CD4046 phase-locked loop chip in the tuning circuit     

一种高速低功耗电荷泵电路的设计

介绍了作为高速锁相环电路集成芯片一部分的高速低功耗电荷泵电路的设计。所设计的锁相环路适应高频工作环境,电路结构采用当前的主流结构———D/A混合结构的电荷泵锁相环。环路中的鉴相器是数字鉴频鉴相器结构,没有反馈回路,提高了工作频率,并且缓解了传统鉴频鉴相器中死区的产生。电荷泵结构进行了一定的改进,既使电路结构简单,又削弱了MOS管带来的非理想特性,使得电荷注入、电荷分享、时钟脉冲馈通等寄生效应得到最大程度的减缓,同时保证高速、低功耗的电路性能。压控振荡器采用环路振荡器结构,易于集成而且功耗低。     

一种多接口电平输出频率综合器设计

针对目前不同芯片和设备之间接口电平标准不一样的问题,设计了一种多接口电平输出频率综合器。通过锁相环芯片产生1.6 GHz^3.2 GHz频段的信号,利用并行转串行芯片将锁相环产生的信号降频到FPGA能处理的频段,FPGA进行相应分频输出目标频率,最后通过电平转换电路调节信号的共差模电压实现目标电平输出。选择LVPECL、LVDS和+7 dBm 3种典型电平进行测试,测试结果表明,系统输出频率稳定,误差达到0.025%,转换电平的电压值误差最大为3.268 mV,满足系统设计要求。     

基于磁感线圈的车流量检测的研究

为了解决车辆计数问题,将环形线圈作为传感器,铺设在公路行车道上。当车辆通过线圈上面时,由于电感L发生变化,引起振荡电路的频率发生变化;通过锁相环芯片检测频率的变化,使模拟信号转化成数字信号,将锁相环产生的输出信号传入单片机;当单片机检测到锁相环的输出电平由高变到低时,便计数一次,从而完成对车流量的检测。在检测模型的测试中,该系统表现出较快的检测速率和较低的误检率,具有一定的抗干扰能力。