共查询到16条相似文献,搜索用时 531 毫秒
1.
根据数模混合集成电路系统级和行为级快速验证的需求,设计了一种卫星导航系统射频接收机前端的频率合成器。传统行为级模型一般是基于理想环路进行参数提取,误差较大。为此,首先,分别利用MATLAB和Verilog-AMS对频率合成器建立理想行为级模型与非理想行为级模型,并根据行为级模型提取与优化的环路参数,采用SMIC 180 nm CMOS工艺设计仿真电路级频率合成器;其次,建立MATLAB噪声模型,对电路级各个模块的噪声进行拟合,评估频率合成器系统的整体噪声性能。所提出的频率合成器设计方法对电路级设计具有前瞻性的指导,并有助于电路级的设计优化。 相似文献
2.
3.
锁相环频率合成器在射频通信电路中有广泛的应用,频率合成器的捕捉时间是很重要的性能指标.介绍了锁相频率合成器的基本原理,重点分析了环路的传递函数及环路滤波器在其中的影响,对频率响应过程进行了仿真分析. 相似文献
4.
L波段低相噪、快锁定频率合成器研制 总被引:1,自引:0,他引:1
小数分频(FNPLL)频率合成器是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低、快速锁定等优点。用ANALOGDE.VICES公司的最新的小数分频锁相环频率合成器芯片ADF4193,设计了一个L波段锁相环频率合成器。文章系统地阐述了ADF4193的组成、工作原理,使用ADISimPLL软件进行环路滤波器设计,通过仿真得到各种性能指标,并对仿真结果和改变参数避开杂散的方法进行了详细分析。通过测试,结果证明了ADF4193组成的频率合成器具有优良的性能。 相似文献
5.
基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。 相似文献
6.
800 MHz射频频率合成器的设计及相位噪声性能分析 总被引:2,自引:0,他引:2
介绍了3.5GHz宽带无线固定接入系统射频接收机中800MHz频率合成器的设计,讨论了环路滤波器以及压控振荡器等环路部件对频率合成器输出信号相位噪声性能的影响,提出了低相位噪声频率合成器的设计方法。最后结合实际系统分析了本振信号相位噪声对基带接收机16QAM解调误码性能的影响,并给出计算机仿真的结果。 相似文献
7.
本文根据锁相环的设计原理,基于锁相芯片ADF4107,利用AD公司的ADIsimPLL软件对锁相环外围电路进行了仿真,得到环路滤波器中的各个元件值,并利用其值,进行了实际的电路设计和制作,测试结果显示锁相环频率合成器工作性能良好。 相似文献
8.
9.
频率合成器PE3236是Peregrine公司生产的单片频率合成器.本文简单介绍了PE3236的特点,并结合具体实际的工程应用说明了使用PE3236设计频率合成器的方法,实现了一种L波段的锁相环频率合成器.通过分析PE3236和频率合成器的特性,结合使用环路滤波器和压控振荡器等主要器件,完成了锁相环频率合成电路的设计.测试结果表明频率合成器环路工作稳定,并且可以根据需要改变频率,体现了锁相环频率合成器的输出信号频率稳定度高等特点. 相似文献
10.
四阶锁相跳频源环路参数的准确设计与仿真 总被引:1,自引:0,他引:1
锁相跳频源以其自身的性能优点,已经成为现代微波频率源的主要设计方案。针对目前流行的电荷泵锁相频率合成器芯片,提出一种根据环路带宽、相位裕量、鉴相频率泄漏抑制度等环路参数推导出的三阶环路滤波器准确设计方法,并给出了仿真流程。最后,用ADS软件仿真了一个S波段的锁相跳频源,验证了此方法的准确性。 相似文献
11.
12.
介绍低相噪NPLL频率综合器的设计及实验结果。提出用无源环路滤波器比用有源环路滤波器更好,可获得低相噪设计。 相似文献
13.
14.
锁相环环路滤波器的模拟设计 总被引:3,自引:0,他引:3
常青 《电气电子教学学报》2004,26(5):107-109
介绍了ADI SimPLL Ver2模拟软件的性能及特点,并阐明了利用该软件设计不同频率下环路滤波器(低通滤波器)的方法,环路滤波器是频率合成器的关键部分,直接影响无线通讯的载波质量、接收性能、发射和接收信噪比、接收灵敏度、通讯距离等,严重的会影响到频率的合成。导致系统瘫痪。该模拟软件具有功能强大、快捷、方便的特点,能对不同的频率进行准确、可靠的模拟,设计出合理、稳定的环路滤波电路。保证整个系统的需要,可广泛地应用于GSM、CDMA、WLAN、对讲机等移动通信领域。 相似文献
15.
16.
提出了一种宽带低相噪频率合成器的设计方法.采用了数字锁相技术,该锁相技术主要由锁相环(phase locked loop,PLL)芯片、有源环路滤波器、宽带压控振荡器和外置宽带分频器等构成,实现了10~20 GHz范围内任意频率输出,具有输出频率宽、相位噪声低、集成度高、功耗低和成本低等优点.最后对该PLL电路杂散抑制和相位噪声的指标进行了测试,测试结果表明该PLL输出10 GHz时相位噪声优于-109 dBc/Hz@1 kHz,该指标与直接式频率合成器实现的指标相当. 相似文献