基于JTAG的SoC片上调试系统设计

文章提出了一种基于JTAG的SoC片上调试系统设计方法,该系统主要包括JTAG接口和片上调试模式控制单元。通过执行不同的操作指令,该片上调试系统可实现断点设置、单步执行、寄存器和存储器内容监控、在线编程以及程序运行现场设置等调试功能。文章同时说明了片上调试系统的工作原理和硬件架构。     

一种低代价零开销SoC在线调试系统设计

设计和开发嵌入式系统及应用,片上调试系统必不可少.针对自主设计的PKU-DSP II系统芯片,设计了基于串口通信的在线调试系统.片上调试模块在处理器内部调试数据通道和流水线管理单元的支持下,实现了软件/硬件断点、单步、复位和在线程序下载调试功能,还开发了上位机调试软件和图形界面.精确的流水线控制技术和流水线误停的处理,使得调试系统具有零时序开销的优点.FPGA原型验证结果表明设计功能正确,在不降低原有系统性能的前提下,增加调试功能后硬件资源增加小于3%.     

基于JTAG标准的处理器片上调试的分析和实现

介绍了一种基于IEEE11 49.1标准的嵌入式处理器片上调试的方法,并以一款DSP处理器SuperV2为研究对象,通过扩充JTAG测试访问端口和指令,并在处理器内增加和修改支持调试功能的逻辑,实现了断点设置、外部调试请求和单步执行的调试功能。     

一种基于JTAG接口的片上调试与性能分析方法

介绍了一种复用JTAG标准接口来实现处理器片上调试和性能分析的方法.以SuperV DSP处理器为研究对象,通过设计调试和性能分析模块以及相应指令,实现了运行控制,断点设置等调试功能以及统计执行周期数,Cache缺失率等性能分析数据的功能,极大地方便软件开发和应用程序优化,同时对处理器性能和功耗影响甚微.     

一种基于JTAG的SoC片上调试系统的设计

基于SoC的硬件设计,提出了一种基于JTAG的SoC3片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕开CPU核,通过片上总线扫描链直接进行读写访问.该调试系统对其他SoC的设计具有一定的参考价值.     

基于Eclipse的开发环境中调试器设计与实现

调试功能是软件集成开发环境中最重要也是最复杂的功能之一,调试功能的完善与否很大程度上决定了一个集成开发环境的优劣.作为一个大型软件集成开发环境的一部分,为了实现其调试功能,这里通过简要分析Eclipse CDT的调试机制,设计并实现了一个应用于基于Eclipse CDT的嵌入式开发环境的调试器,其中实现了一系列调试功能如断点设置、单步执行、源代码搜索以及变量、内存和寄存器查看等,为整个集成开发环境的实现打下了基础.     

一种基于伪断点的嵌入式应用软件调试方法的研究

在调试嵌入式软件时,一般采用ICE在线仿真器追踪目标并提取出源代码,监测目标器件总线的活动情况,但在线仿真器也存在兼容性不好、性价比不高等问题,一般用于嵌入式硬件和驱动程序设计调试阶段。本文提出一种基于伪断点的嵌入式应用软件调试方法,通过在嵌入式应用软件中加入“伪断点”来实现对嵌入式应用软件数据的实时调试和查看,伪断点是指一段代码,程序运行到它时中止,此时可通过某接口获取PC指令,并根据指令输出任何嵌入系统端实时数据,达到对嵌入式应用软件中断调试的目的。     

CPU中可伸缩低开销的硬件调试器设计

介绍了一种基于JTAG的片上调试的低开销、可伸缩、支持“非侵入性”调试的硬件实现方法。该实现方法是通过在片上调试模块中引入一组映像寄存器，用于跟踪和设置CPU的状态。使用该方法避免了在CPU的关键路径上插入扫描链而限制了CPU性能提高的缺点。此外，本文还阐述了精确硬件断点的实现方法，调试模块实时监视数据地址总线和指令地址总线，当地址与预设值吻合时使CPU进入调试模式，该实现方法支持在程序全速运行时在断点处进入调试模式。本文所提出的方法已经在CK520嵌入式CPU中得到应用和证明。     

MXT0106处理器调试环境的设计与实现

针对国产SPARCv8处理器MXT0106,开展嵌入式系统专用调试环境研究,完成基于片上调试支持单元的软件调试环境的设计和实现,并和集成开发环境SPE-C进行了集成。     

研祥高能CPU--Hero-I

由深圳研祥智能科技股份有限公司开发的,代号为Hero-I的高能CPU问世,并被亲切地称作“祥龙I号”。它是一款面向信息终端及行业应用的高性能、低功耗、高集成度SOC芯片,集成了业界流行的高性能的32位CPU内核,核心工作频率达到66MHz,典型功耗500mW。祥龙I号不但集成了时钟合成器、电源控制模块、上电复位模块,还配有8KB的指令数据Cache和内存保护单元,16KB便笺式高速暂存SRAM,硬件断点单元和JTAG接口(支持硬件调试功能),4通道DMA控制器,2个计数/定时器,2个UART,16通道中断控制器,开门狗定时器;另外,龙祥I号还集成了可配置为:U…