一种新颖的键盘消抖电路

微处理器应用于生产当中,作为输入用户指令的键盘是必不可少的。目前大多数键盘采用机械开关(按键),这种开关动作时,有一定的抖动时间(见图1波形),故需对其输出波形加以整形(消抖)处理。对单一的键,可要R-S触发器组成无抖开关,但对具有许多键的键盘,采用该法消抖就有一定的困难。本文介绍一种新颖的键盘消抖电路(图2),该电路可消除键盘所有键的抖动,并在合适时刻输出数据     

一种单片机键盘电路设计与消抖处理

本文设计了一种单片机键盘电路,这种键盘比传统的矩阵键盘更能节省I／O端口,并且不需要矩阵键盘扫描程序。所采用的消抖处理相对延时消抖有了很大的改进。文中以MSP430单片机为例,描述了这种键盘的工作原理,并给出4根I／O线键盘电路连接图及程序例子。     

CPLD在直升机操纵台中的应用

为了满足直升机机载设备的高集成化和高可靠性要求,操纵台电路设计以TMS320F2812作为主控制芯片,ispLSI1048C作为外围主逻辑器件,一同构成整个电路的核心;采用VHDL语言实现了按键信号处理、离散量输入与输出控制以及看门狗等功能,简化了硬件电路设计,提高了系统可靠性,给出了CPLD模块的详细设计,并重点介绍了按键信号处理电路的实现,通过对按键抖动信号的机理分析和常用消抖方法的比较,设计了一款基于有限状态机(FSM)的按键消抖电路,同时介绍了双向总线和看门狗电路的实现;通过仿真和实际应用证明了该设计的有效性。     

维阻型触发器去抖电路的优越性能及应用

对维持阻塞型触发器去抖电路的优越性能进行了探讨,对于某些缺少硬件去抖电路的EDA设备,用插入软件的方法有效地解决手动触发开关抖动的干扰。相对于RS与非门触发器为主的电路而言,维持阻塞型D触发器去抖电路具有速度快、可扩充性好等优点。所提出的方法已经得到实践验证。     

开关量的实用软件处理方法

硬件电路对输入开关量,键盘量进行去抖处理,可以满足一般情况的要求,但是增加了硬件的复杂性。通过软件去抖的方法,可以弥补硬件去抖的缺陷。提出了一种通过逻辑判断的软件去抖的方法,一同时完成开关量的变化判别处理,与传统的延时去抖相比具有简单实用,可靠性高的特点。     

一种独立式键盘电路及其中断程序设计

针对在单片机测控系统上进行独立式键盘设计时I/O口线紧缺问题,提出了从人-机对话使用按键频度和键功能对系统安全因素影响出发进行设计的思想;分析了按键微操作时序、充/放电路3τ时间与消抖噪声关系,指出PIC中断服务程序设计特点和易错点,采用施密特触发器,负逻辑电路设计,一阶低通滤波电路和中断扫描等方法,使设计可靠稳定;给出了应用电路和中断扫描程序设计流程,经多年应用,反映良好。     

微电容加速度计系统的设计

为了在总体上把握硅微加速度计的设计,建立了叉指式硅微加速度计的机械模型,研究了全差分二阶∑-ΔADC接口检测电路提取加速度信号,优化了开关电容电路来检测微小电容变化量,运用微机电专用设计软件CoventorWare对系统的机电混合模型进行仿真,并给出数字和模拟的分析结果,为加速度计系统的机械部分和电路部分的设计提供整体的更接近实际的设计参考。     

自适应抗混叠滤波器在机械振动信号采集中的应用

采用8阶开关电容滤波器和CPLD所设计的分频电路,设计了一跟踪滤波电路.解决了旋转机械在不同转速下的抗混叠滤波的问题,实现了只跟踪变化的有效信号中心频率的10倍频程,并将其他多余信号滤掉的功能.     

太阳能光伏-热伏发电板的自适应追光系统设计与实现

在小型太阳能光伏-热伏发电系统中,为了提高其发电效率,通常会辅以自动追光系统;针对现有的基于多光电二极管的自动追光系统结构复杂等问题,提出了一种基于光敏电阻的自适应追光系统;为了实现发电板对光源的追踪,采用了基于负反馈的自适应追光原理,通过软件设计控制追光精度,同时增加了系统位置消抖控制;在硬件方面,采用光敏电阻感应光强,借助AD转换电路和舵机,以驱动太阳能光伏-热伏发电板转动直至发电板平面垂直于太阳光;优化设计了光敏电阻与板面的夹角大小以调整追光的区域及误差;最后完成了整体装置的机械结构设计和电路图设计及仿真;结果表明,与现有的多光电二极管追光系统相比,所设计的追光系统机械装置部分的设计更加简单,便于实现,同时通过优化设计改善了追光的稳定性。     

伺服机构抖动的软件消除方法研究

分析了直流伺服机构在反馈有干扰的情况下产生抖动的原因及危害,并针对抖动的原因研究了基于伺服控制器的滤波消抖方法。以TMS320F2812 DSP芯片为伺服控制器的核心控制芯片,设计了消抖算法,并成功应用于穿浪双体船航行自动控制系统水池样机中,证实了方法的可行性。     

Approximate models for continuous-time linear systems with sampling jitter

The behaviour of single input, single output, continuous time systems sampled with various types of jitter in both measurement and control action is investigated. It is shown that the effects of jitter can be modelled by approximations for the plant dynamics, and additive noise constructed by the modulation of plant signals with the jitter. These approximations give useful insights for digital controller design.     

高速交换机设计中的信号完整性问题

高速通信设备的信号完整性问题至关重要。该文基于一款3层交换机的设计实现，分析讨论了信号完整性中的主要问题，如电源分配系统噪声、时钟抖动、传输延迟、传输线阻抗等，并根据实践结果总结了相应的解决办法。     

一种宽带高性能TIADC时钟发生器

针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案.该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的CMOS和ECL逻辑TIADC时钟.设计实现的时钟发生嚣已经成功用于4通道12 bit 320 MHz采样率的TIADC系统.测试结果表明,该时钟发生器具有10 ps延迟偏差和在80MHz频率下不超过2 ps的时钟抖动.     

基于去抖缓冲区的快速自适应时钟方法

分析了分组网传送TDM技术中的自适应时钟方法,描述现有的基于去抖缓冲区填充级的自适应时钟方法,提出一种基于去抖缓冲区的快速锁定的自适应时钟方法,比较快速锁定方法和传统的基于填充级方法,设计和建立硬件设备和评测平台。测试表明了该改进算法的有效性。     

基于IP网络规划与设计的抖动模型的研究

提出了一个典型的模型,该模型考虑到包延时的相关性和串联队列的相关性,这对端到端的抖动有重要影响。针对一个单队列的Poisson流量分布的抖动,给出了一个非常易于计算的公式,然后推广到基于串联队列的标记流的端到端抖动。通过模拟实验可以发现,模型的分析值和模拟值基本吻合,在大流量背景下更为精确,更重要的是对于抖动而言该值是可信的,这样就可以用于网络设计过程中。     

一款面向高性能SOC应用的高精度全数字锁相环设计

锁相环（PLL）是高性能SOC中必不可少的器件,为芯片提供系统时钟。提出了一款面向高性能SOC应用的高精度全数字锁相环结构,并采用了全新的高精度时间数字转换器(TDC)结构提高鉴相精度,降低TDC的相位噪声,改善了锁相环抖动性能。在先进工艺下完全采用数字标准单元实现了此全数字锁相环系统,解决了模拟电路中无源器件面积过大、抗噪声能力不强以及工艺移植性差等瓶颈问题。该系统最高频率可达到2.6 GHz,抖动性能小于2 ps。     

A Family of Regularizing Kernels for Averaging in the Presence of Template Jitter

While computing the regularized mean in medical image analysis, compensation for anatomical variation between different subjects is achieved by registering data with a standard template. In practice, template registration is never perfect and registration error (called jitter) can influence any statistic that is calculated using the template. This paper considers the design of regularizing filters which makes the effect of jitter harmless on the computed mean. The design is based on a new notion called jitter-resistant filtering. A regularizing kernel is jitter resistant if the effect of jitter on the regularized data is similar to a slight change in the scale of the kernel in the absence of jitter. Based on this notion, it is shown that the family of Gaussian filters is a jitter-resistant family of regularizing filters. Simulations in support of the theory are also presented.     

面向运动控制的调度抖动问题的研究

通用处理器以其优异的性能已经越来越广泛地应用到实时控制系统中，但其所采用的体系结构会引起指令执行时间的不确定性，导致基于它的实时系统存在调度抖动问题,调度抖动是实时控制系统的重要性能指标之一，本文讨论了抖动测试和分析技术，并介绍了减少抖动的补偿技术．     

通过抖动建模和分解计算高速计算机系统的误码率

随着计算机速度的显著提高,定时抖动已经成为影响高速计算机性能的基本因素,文章全面介绍了如何根据抖动中的具体参数进行抖动可视化和抖动建模,进而进行抖动分解,运用统计学的方法,将高速计算机系统中的抖动进行时域和频域的分析,通过计算抖动来估算系统的误码率。最后对随机抖动和确定性抖动分量分离给出了一种实际可行的抖动分解和测试方法。     

自适应比特泄漏电路设计的研究

用自适应比特泄漏扩散由指针调整引起抖动是衰减通信抖动的一种重要的手段，结合SDH中TU-12指针调整的特点，重点讨论一种自适应比特泄漏电路设计以及比特泄漏率的软件计算方法，并给出了SDH结合抖动中四种测试码的理论计算结果和芯片实测结果．