共查询到20条相似文献,搜索用时 593 毫秒
1.
合并单元是智能变电站中实现数字量采样值传输的重要设备,关系到继电保护的正确动作与否。介绍了智能变电站二次信号采集方法,分析合并单元延时产生的原因,提出了利用继电保护测试仪同时输出模拟量和数字量的混合输出测试合并单元延时的方法。 相似文献
2.
3.
4.
5.
6.
7.
8.
9.
智能变电站中合并单元数据采集和输出过程存在着固有的额定延时,此延时直接影响继电保护的动作时间。目前,额定延时测量方法存在着不足,给系统安全运行埋下了安全隐患。文中从合并单元采样环节的构成出发,分析其采样、处理过程中额定延时的群延迟特性和传变延迟。研究表明:时域中的群延迟在频域中相频特性应为线性相位,据此提出通过输入不同频率的信号以获得合并单元的相频特性曲线、进而辨识出额定延时的频域识别测量技术,并分析合并单元的相位误差对此额定延时测量方法的影响,最后通过理论仿真验证了此额定延时测量技术的可行性和正确性。文中所提方法为合并单元数字化采样延时测量的工程应用提供了一种切实可行的延时测量技术,能够确保继电保护系统的正确、可靠运行。 相似文献
10.
分析了智能变电站合并单元的同步问题以及通过现场核相及查看差流这一验证差动保护各侧电流是否同步的方法的局限性。提出了智能变电站合并单元延时特性现场测试仪的设计需求,基于需求分析提出一种现场测试仪的体系结构并进行了详细设计。最后对依据本设计方法实现的测试仪的时间粒度与合并单元的时间响应配合方面进行了详细计算和比较分析。分析表明,该测试仪可有效验证合并单元延时参数的现场正确设置,杜绝误整定,符合现场验收需求。 相似文献
11.
12.
13.
14.
本文介绍了一种基于全波傅立叶的智能变电站谐波分析方法.该方法首先对智能变电站中合并单元输出的IEC61850-9-2数据进行解析,再采用全波傅立叶算法开展谐波分析.文中对该方法的效果进行分析,结果表明采用该方法可以准确计算出基波及各次谐波分量的幅值和相位. 相似文献
15.
<正>随着智能变电站的发展,智能终端、合并单元设备的性能和优点得到广泛验证,同时也暴露出一些问题,如:合并单元配置不合理降低保护设备运行可靠性、采样延时增加保护整组动作时间等。提出了在220 kV及以上智能变电站中保护装置采用"常规采样+GOOSE跳闸"的技术方案,这一方案对110 k V智能变电站的建设也有借鉴意义。 相似文献
16.
介绍了模拟量输入合并单元的暂态延时与稳态延时之间的差异性,并从继电保护应用的角度关注了模拟量输入合并单元暂态下的传变延时问题,阐述了暂态延时与稳态延时的差异性以及在工程中测试的必要性,提出了一种基于基于精确离散时间控制的的合并单元暂态时间特性测试方案,采用数字相位锁定器( DPLL)消除数字量时序抖动,利用突变量检测确定初始时刻,再结合相位提取进行时差补偿修正,很好的消除了测试中的各个误差因素,利用同步信号异常、报文离散度变化等突发事件作为触发条件,测试这些异常过程时间特性的变化对电流电压复合误差的影响。通过开发的测试系统在工程中的应用,以验证本时间特性测试技术方案的可行性。 相似文献
17.
18.
19.
结合数字化变电站工程应用现状对采样同步相关的问题、实现方法和应用需求进行了分析和总结。提出了基于路径延时法的合并单元采样同步实现方法,采用该方法设计的合并单元输出数据报文既包含采样计数值也包含采样额定延时时间。 相似文献
20.
一种智能变电站合并单元关键环节的实现方法 总被引:2,自引:0,他引:2
针对智能变电站中对合并单元时间性能指标上较高的技术要求,文中通过对由插值算法进行同步的合并单元实现原理的具体分析,充分利用PowerPC的计算能力和现场可编程门阵列(FPGA)的并行处理能力,将整个系统分成多个模块,并通过模块间的相互配合,提出一种具体的合并单元关键环节的设计方案。在该方案中,通过对连续有效秒脉冲间隔的统计和记录,来实现高精度的守时模块,并利用灵活设置的定时器中断周期,来对合并单元的重采样时刻进行动态调整,使之与外部对时信号同步。同时通过对输出延时的分解及FPGA的缓存功能,精确实现了SV9-2报文的等间隔输出。 相似文献