用HDL语言实现循环冗余校验

文章介绍了用硬件描述语言（HDL）实现循环冗余校验（CRC）的方法。     

CRC校验在DALLAS单总线产品中的应用

通过对循环冗余校验（CRC）原理的分析,给出了CRC校验在DALLLAS单总线产品的硬件及软件中的实现方法。     

用软件实现DS1820的CRC校验

DS1820是采用单总线协议的数字温度传感器,其内部自带有循环冗余码CRC（Cyclic Redundancy Code）硬件发生电路,但实际使用时,许多人为了避免整个程序的复杂性,往往忽略了此功能。本文详细介绍了用两种不同的软件方法编程实现其只读存储器（ROM）和读写存储器（RAM）的CRC校验。     

实时监控系统中的数据通信校验及其实现方法

介绍了在实时监控系统中常用的几种数据通信校验方法及其特点;重点说明了循环冗余码(CRC)校验的原理、检错范围和实现循环冗余码校验的方法,并编制了相应的程序;还介绍了数据通信校验在卫星通信地球站监控系统中的应用。     

数字传输链路误码性能的在线测试

介绍数字传输链路的误码性能指标、检测分类及方法，重点阐述并比较了在线测试中的循环冗余校验（ＣＲＣ）、帧同步码校验、奇偶（Ｐ码）校验，以及编码规律破坏校验，最后介绍了几种２Ｍｂ／ｓ在线测试仪表     

GPS海上数据传输的CRC校验

在工作中GPS数据经常要求实时传输，为保证传输过程的正确性，可以采用循环冗余码（CRC）对数据进行梭验．本文简要介绍了海上GPS数据传输系统，并从原理入手介绍了循环冗余（CRC）校验的原理和方法．     

电力营销系统数据流循环冗余校验技术研究

为解决营销系统数据传输的误码以及数据类别混乱的问题，设计基于BP神经网络的电力营销系统数据流循环冗余校验技术。根据循环冗余原理获得循环冗余校验码，设置管理逻辑，引入BP神经网络，实现电力营销系统数据流循环冗余校验。实验结果显示：在可靠度阈值为1、高斯噪声信噪比为5.5dB的情况下，两个子系统与数据库之间数据传输平均比特差错率最低，且数据传输迭代时间更短，同时数据分类效果更为优异。     

基于FPGA的HDLC协议的设计与实现

高级数据链路控制(HDLC)协议是数字通信中的重要协议之一.通过分析当前实现HDLC协议的一般方法,指出其存在的一些弊端,提出了一种利用FPGA编程实现HDLC协议的硬件处理方法,并对FPGA如何实现HDLC协议的帧序列校验--循环冗余校验(CRC)进行了阐述.模块下载到硬件中测试通过,证实了FPGA实现HDLC协议的可行性,模块编程简单且易于修改使其在应用中具有很大的优越性.     

一种实用的无线信道纠错方法

信息在无线信道中传输不可避免地会出现误码，本文即提出一种实用的无线信道纠错方案，包括循环冗余校验（CRC）编码、Golay(24，12）编码以及交织，其算法简单，易于实现，成本低廉，并可抗较高的信道误码，且全部可用软件实现。在理论分析的基础上，文中最后给出了实验测试结果，并指出其适用于实际通信系统。     

基于VHDL的CRC校验及其在测控通信中的应用

为保证数据传输的正确性,需要对通信过程进行差错控制。循环冗余校验CRC由于编码简单、误判概率低,在测控通信系统中得到了广泛的应用。介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了编码程序,给出了应用于测控通信系统中的仿真结果。     

TD-SCDMA、GSM双模单待手机40位CRC的DSP算法

循环冗余校验码在通信和计算机行业都有着非常广泛的应用,是一种可靠性极高的差错控制技术。文章介绍了在TD—SCDMA平台上实现GSM双模通信的关键技术之一：小区初搜过程中解调BCCH信道的40位CRC解调算法,并以DSP物理硬件实现为基础,详细介绍了40位的CRC的实现方法逐比特法和查表法。     

循环冗余校验CRC的软件实现

在数字通信系统中，为保证数据传输的正确性，需要对通信过程进行差错控制。循环冗余校验CRC(Cyclic Redundancy Check)由于编码简单、误判概率低，在通信系统中得到了广泛的应用。为了减少硬件成本，降低硬件设计复杂度，对于那些采用软件方法不至于严重影响CPU响应时间的校验可通过软件实现。采用软件方法实现的前提是实现算法要合理，校验速度要足够快。本文在介绍了并行CRC的原理后，重点讨论了采用并行CRC算法快速通过软件实现CRC-32的具体过程，给出了实现程序，并列出了测试结果。     

基于FPGA的CRC编解码器实现

循环冗余校验(CRC)是一种广泛应用于通信领域以提高数据传输可靠性的差错控制方法。介绍了CRC码的原理,分析了CRC编码、解码电路设计思路。利用VHDL语言设计CRC(7,3)编解码器并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片实现了CRC(7,3)编解码电路。仿真及实验结果表明采用此方法实现的CRC编解码器具有速度快、可靠性高及易于大规模集成的优点。     

PLC和IPC组成的新型成缆机控制系统

该成缆机控制系统由日本欧姆龙公司的Ｃ２００ＨＳ型可编程控制器（ＰＬＣ）和台湾研华公司的工业控制计算机（ＩＰＣ６１０系列ＰＥＮＴＩＵＭ１６６主机）及其配套设备组成，实行两级监控。上位机采用中文Ｗｉｎ９５作操作系统，ＢｏｒｌａｎｄＣ＋＋５．０为编程工具，采用多线程编程方式。文章给出了ＰＬＣ控制的主要程序清单。该系统已运行一年多，效益良好。     

并行CRC在FPGA上的实现

循环冗余码校验CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。基于FPGA在通讯领域和数据存储的应用越来越广泛,CRC的编码解码模块已经是FPGA上的常用模块了。采用超前位计算实现CRC在FPGA上的并行运算,通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。     

盲速率判决技术在OFDM系统中的应用

该文借助CDMA系统中的盲速率判决技术解决交织与相位旋转(IPR-OFDM)( IPR:Interleaving and Phase Rotation),系统中接收端恢复交织序号,对接收信号进行检测的问题。IPR-OFDM系统在发送端使用了V 个交织器,接收端为了恢复数据需要知道发送端使用的交织器序号进行解交织。一种解决方法是发送辅助信息(SI:Side Information),这需要占用信道容量;该文借助于CDMA系统中速率判决的思想提出一种在接收端进行盲判的方法,它通过检测CRC(循环冗余校验码)和反转误码率(SER)信息等来获得所需要的交织序号,这种方法相对于前者提高了信道利用率。     

以太网光接入系统中帧校验码的实现

以太网光接入技术实现了以太网数据在同步光纤网络中传输,结合了以太网和SDH两者的优点。循环冗余校验是一种高效的差错控制方法,由于其误码检测能力强,抗干扰性能优异,在数字通信领域有广泛的应用。针对优化硬件资源的要求,根据EoS系统中数据帧封装的差控校验码算法特点,提出基于FPGA的改进实现方法,通过电路仿真与编译综合结果表明,该方法实现了对高速并行化数据传输的有效保护,在减少资源消耗、提高系统效率两方面都取得了较好效果。