具有快速译码收敛速度的LDPC码设计

为了提高非规则LDPC码译码的收敛速度,提出了一种具有快速收敛速度的LDPC码构造算法。该算法在原有非规则LDPC码的基础上,通过对校验矩阵进行列重排,来提升信息比特译码的可靠性,以此降低迭代次数,提高收敛速度。仿真实验表明,采用该算法设计的LDPC码,在采用基于变量节点的分层置信度传播（VL-BP）译码算法下,平均迭代次数有明显的降低。另外,对于置信度传播（BP）译码算法和VL-BP译码算法来说,设计的LDPC码具有更优的误码性能。     

基于置信传播算法的低密度校验码量化译码设计

介绍了二元输入连续输出无记忆AWGN信道下低密度校验 (LDPC)码的置信传播译码算法及其密度进化特性 .根据密度进化规律 ,分析了不同消息空间中的量化译码问题 .得出结论如下 :对于概率和概率差消息 ,只有高阶均匀量化才能获得满意的译码性能 ;似然比消息的适当对数量化可等价于对数似然比消息的均匀量化 ;对数似然比消息易于实现相对信道输入± 1的无偏对称量化 ,并有效利用消息的统计特性 .由非均匀量化在大消息区域分配的量化电平可以有效地促进算法收敛 .仿真结果表明 ,低阶非均匀量化优于均匀量化     

一种改进的LLR BP译码算法研究

运用LLR BP经典算法对低密度奇偶校验(LDPC)码译码时,由于译码时迭代次数过多和每次循环时校验节点的计算复杂度过高,导致译码复杂度非常高.提出了一种改进型LLR BP译码算法,采用泰勒级数将LLR BP算法中复杂度高的雅克比修正项进行分段线性近似.仿真表明:该算法在译码性能损失不大的情况下可大幅降低LDPC码的译码复杂度.     

对流层散射信道中5G-NR LDPC码性能

由于目前衰落信道,特别是时变信道非线性环境下的研究极少,因此研究对流层散射信道应用场景下的5G-NR LPDC编译码性能。5G-NR LDPC码是一种准循环LDPC码,其通过基矩阵构造,可以支持多种码率和码长,便于实现速率自适应。本文提出一种改进的分层归一化最小和译码算法,利用对归一化因子的修正,使该算法更适合应用于散射信道。仿真结果表明,本文算法与传统译码方法相比,译码速度提高了3倍,减少了迭代次数,降低了复杂度;使用16重分集技术且误码率达到10-5时,在低码率和高码率下,改进译码算法比传统译码算法性能分别提升1.3 dB左右和0.6 dB左右。     

信噪比失配对LDPC码译码影响的分析

在加性高斯白噪信道条件下,采用置信度传播算法对LDPC码进行译码,需要精确估计信道信噪比用于计算接收比特的后验概率消息作为译码器的输入.信噪比值的错误估计称为信噪比失配.本文研究加性高斯白噪信道条件下信噪比失配对LDPC码译码的影响.通过对置信度传播算法校验节点更新方程的近似得到一个以信噪比为自变量的校正因子函数,基于...     

基于消息振荡及校验更新的改进BP译码算法*

为了减少在低信噪比区的平均迭代次数和削弱LLR（Logarithm Likelihood Ratio, LLR）值的振荡,分析了中短码长LDPC码错误帧对应校验节点对数似然比及校验和变化的规律,提出了一种基于消息振荡及校验更新的改进BP译码算法。该算法通过提前结束迭代译码的准则来减少在低信噪比区的平均迭代次数,并通过修正校验节点的更新来削弱LLR值的振荡来提高译码性能。仿真结果表明,相对于BP算法：在低信噪比区,该算法减少了平均迭代次数且译码性能没有损失;而在中高信噪比区,其提高了译码性能而平均迭代次数无需增加。     

基于GPU的低密度奇偶校验码译码加速技术

随着通信技术的发展,通信终端逐渐采用软件的方式来兼容多种通信制式和协议。针对以计算机中央处理器（CPU）作为运算单元的传统软件无线电架构,无法满足高速无线通信系统如多进多出（MIMO）等宽带数据的吞吐率要求问题,提出了一种基于图形处理器（GPU）的低密度奇偶校验（LDPC）码译码器的加速方法。首先,根据GPU并行加速异构计算在GNU Radio 4G/5G物理层信号处理模块中的加速表现的理论分析,采用了并行效率更高的分层归一化最小和（LNMS）算法;其次,通过使用全局同步策略、合理分配GPU内存空间以及流并行机制等方法减少了译码器的译码时延,同时配合GPU多线程并行技术对LDPC码的译码流程进行了并行优化;最后,在软件无线电平台上对提出的GPU加速译码器进行了实现与验证,并分析了该并行译码器的误码率性能和加速性能的瓶颈。实验结果表明,与传统的CPU串行码处理方式相比,CPU+GPU异构平台对LDPC码的译码速率可提升至原来的200倍左右,译码器的吞吐量可以达到1 Gb/s以上,特别是在大规模数据的情况下对传统译码器的译码性有着较大的提升。     

Turbo码的按位迭代译码仿真与优化

Turbo码的迭代译码次数越多,译码延时和功耗也越大,通过图像传输的Turbo译码仿真分析,提出按不同比特位迭代次数不同的译码方法,并对各比特位的迭代次数进行优化,结果能使总迭代译码次数减少50%,且能保证译码后的图像效果。     

规则低密度校验码的比特翻转解码算法研究

本文提出一种规则低密度校验码的比特翻转迭代解码算法。在解码算法的每一次迭代运算过程中，解码运算可以从总体上分为两个阶段：首先，满足可靠性要求的校验节点从与其相邻接的信息节点中选择一个信息比特作为翻转候选比特；然后，解码算法采用投票的方法对于这些候选翻转比特进行进一步的筛选。本算法由于对于最终翻转比特的选择结果是通过两次筛选而得到的，从而极大地降低了误翻的概率，加快了迭代解码算法的收敛速度，提高了系统的性能。另外，在第一阶段的比特选择过程中，我们综合校验节点所提供的校验检测信息和信道输出所提供的可靠性信息，提出了新的翻转比特选择标准。仿真结果表明，本文所提出的解码算法有着较好的性能，在解码运算复杂度和纠错性能之间提供了另外一个均衡。     

基于格雷码的无人机图像传输自适应译码算法

传统的无人机与地面接收机之间的信道编码采用Turbo码、LDPC码等.Turbo码和LDPC码译码复杂、实时性不足、硬件成本高,其中LDPC码在高信噪比时候易导致错误地板.格雷码运算复杂度低,运算时间少,硬件实现简单且功耗也相对更低.针对这一现状,本文提出了基于格雷码的无人机图像传输自适应译码算法.在格雷码软硬判决译码算法的基础上设计了依据奇偶校验位的译码判决机制.仿真结果表明,该算法复杂度低、运行速度快、可靠性好,硬件成本低,可在满足图像精度需求下自适应地选择合适的解码方法,提高解码速度.     

面向电力线通信的RA码自适应迭代译码方法

为降低信息在强干扰电力线信道中传输的误码率,对重复累积（RA）码的置信传播（BP）译码算法进行改进。修正BP译码算法中信息节点的初始值,利用自适应迭代译码减少译码过程中的迭代次数,并对译码进行预判决,降低了RA码译码复杂度、提高了译码效率。在Middleton A类电力线信道模型下仿真结果表明：改进后的译码方法在低信噪比区域与BP算法性能相近,而在较高信噪比区域改进后的算法与BP译码算法相比所需信噪比少约0.8 dB,并且显著减少了译码过程中的迭代次数。     

面向量子密钥分发的自适应LDPC双码并行机制

信息协调是量子密钥分发中的关键步骤,基于LDPC实现量子信息协调是当前国内外研究的焦点。目前QKD系统LDPC译码器普遍采用单码字顺序译码机制设计,且采用的是性能较差的准循环LDPC码,LDPC译码器吞吐量和纠错上限较低,无法满足高速率高误码下量子安全性及性能需求。设计了一种面向量子密钥分发的新型自适应LDPC双码并行机制ADCPM,采用随机型LDPC码,且在译码的同时进行双密钥串并行纠错,较传统方法吞吐量提升了近1倍。真实平台实验结果表明,ADCPM支持高达10%的误码率,吞吐量超过140 Mbps,可有效支撑高误码下高速安全量子信息协调。     

基于GPU的LDPC增强准最大似然译码器并行实现

增强准最大似然(EQML)译码器对于码长较短的低密度奇偶校验(LDPC)码的译码性能优于传统置信传播(BP)译码器,可较好满足5G移动通信的高可靠性要求,但由于其计算结构复杂导致译码速度大幅降低。为提高EQML译码器的译码速度,提出一种基于GPU的EQML译码器并行化加速方案,压缩并存储不规则LDPC码的奇偶校验矩阵,通过对传统BP译码算法进行重新排序以最大化利用Kernel中的线程,并对再处理过程中的每个阶段进行多码字并行译码,实现内存访问优化及流并行译码。实验结果表明,基于GPU的EQML译码器在保持纠错性能的同时,相比基于CPU的EQML译码器的译码速度约提升了2个数量级。     

QC-LDPC码的高性能译码器实现

在对分层译码算法优化的基础上,提出一种多码率QC-LDPC译码器。采用改进的分层消息传播算法实现快速收敛,将译码迭代次数降到经典方法的50%以下。架构中用于存储中间置信信息的存储器数量只有4个,减少了芯片面积和功耗。校验节点置信度更新采用校正的整数量化的分层算法,降低了计算复杂度。选取的校正因子降低了译码器的误码率。基于该架构实现QC-LDPC译码器,融合3种码率,芯片规模为60万门,时钟频率为110 MHz,1/2码率的译码速率可达134 Mb/s。     

基于可靠度的循环冗余校验算法

针对循环冗余校验(CRC)准则在信道条件恶化时可能使译码出现较大迭代次数及错误的问题,提出了基于可靠度的迭代停止算法及重传算法。首先,每次迭代后,计算本次译码中间结果的可靠度,通过判断其是否达到阈值来实现迭代的提前结束;然后,将具有最大可靠度的中间结果保存并作为最终译码结果;最后,每次译码后,通过判断最大可靠度是否低于重传阈值来决定是否重传,通过至多3次传输的译码结果来计算最佳译码结果。仿真结果表明,在信噪比低于1.2 dB时,与CRC准则相比,迭代停止算法能在不增加迭代次数的基础上减少1或2个比特错误,重传算法能进一步减少至少2个比特错误,基于可靠度的算法可以实现更少的误比特数和迭代次数。     

LDPC码的不等差错保护策略在SVC中的应用

在分析信源信道联合编码的基础上,提出了一种使用LDPC码对SVC比特流进行不等差错保护的策略,能够使端到端的视频序列失真最小化。该不等差错保护策略根据各帧对重建图像的贡献量大小为其进行合理的比特分配,并对每一帧的各质量层实施最佳的非均衡差错保护。实验结果表明,与基于拉格朗日的优化方法相比,该方法更为简单,重建视频的峰值信噪比（PSNR）性能也有明显改进。     

5G低密度奇偶校验码的低复杂度偏移最小和算法

为了提高低密度奇偶校验（LDPC）码偏移最小和（OMS）算法的误码性能,基于5G NR标准提出了一种5G LDPC码的低复杂度OMS算法。针对传统算法中偏移因子值计算不够准确问题,使用密度进化获取更加精准的偏移因子值,用于校验节点更新,以增强OMS算法的性能;并使用线性近似方法对获得的偏移因子值进行近似处理,在保证译码性能的情况下降低了算法的复杂度。针对变量节点振荡现象对译码的影响,将节点更新前后的对数似然比（LLR）消息值加权处理,削减变量节点的振荡性,提高了译码器收敛速度。仿真结果表明,与归一化最小和（NMS）算法和OMS算法相比,在误比特率（BER）为10^-5时所提算法译码性能可以获得0.3~0.5 dB的增益,平均迭代次数分别降低了48.1%和24.3%,同时与对数似然比-置信传播（LLR-BP）算法也只相差近0.1 dB。     

Efficient graphics processing unit based layered decoders for quasicyclic low‐density parity‐check codes

Because layered low‐density parity‐check (LDPC) decoding algorithm was proposed, one can exploit the diversity gain to achieve performance comparable to the traditional two‐phase message passing (TPMP) decoding but with about twice faster decoding convergence compared to TPMP. In order to reduce the decoding time of layered LDPC decoder, a graphics processing unit (GPU) is exploited as the modem processor so that the decoding procedure can be processed in parallel using numerous threads in the GPU. In this paper, we present the parallel algorithms and efficient implementations on the GPU for two different layered message passing schemes, the row‐layered and column‐layered decoding. In the experiments, the quasicyclic LDPC codes for WiFi (802.11n) and WiMAX (802.16e) are decoded by the proposed layered LDPC decoders. The experimental results show that our decoder has good bit error ratio (BER) performance comparable to TPMP decoder. The peak throughput is 712 Mbps, which is about two orders of magnitude faster than that of CPU implementation and comparable to the dedicated hardware solutions. Compared to the existing fastest GPU‐based implementation, the presented decoder can achieve a performance improvement of 2.3 times. Copyright © 2013 John Wiley & Sons, Ltd.     

基于全局距离最优的抗污染极短纠错码设计

针对现有二维码在复杂环境中抗污染能力弱、解码速度慢的问题,提出了一种基于全局距离最优的抗污染极短纠错码。首先,构建了表征污染环境的凹凸多边形数学模型;然后,设计了采用3个编码点表示一个目标数据位的极短纠错码;最后,设计了在有限约束域内全局距离最优的编码点的编排方法,并给出了对应的解码算法。对极短纠错码的抗污染能力和识别速度进行了仿真评估,并与经典的BCH码进行了对比。结果表明,当目标数据长度为18、编码点数为63时,极短纠错码在同等污染环境中识别准确率接近BCH码,而解码速度是BCH码的130倍。所提编码还具有结构简洁明确、编码点数适应能力强、易于标准化推广应用等显著优点。     

采用并行分层译码的LDPC译码器设计研究

基于并行分层译码算法的LDPC译码器可以使用较小的芯片面积实现较高的译码速率。提出一种基于该算法的译码器硬件设计方法。该设计方法通过使用移位寄存器链,来进一步降低基于并行分层译码算法的译码器芯片面积。该硬件设计使用TSMC 65 nm工艺实现,并在实现中使用IEEE 802.16e中的1/2码率LDPC码。该译码器设计在迭代次数设置为10次时可实现1.2 Gb/s的译码速率,芯片面积1.1 mm2。译码器设计通过打孔产生1/2至1之间的连续码率。