ASIC的可测性设计

随着ＶＬＳＩ的发展，可测性将成为芯片设计的主要依据。本文论述了ＡＳＩＣ可测性设计的三种方法，并对三种方法作出了比较，最后给出了一个实用的可测性设计环境下ＴＥＮ。     

专用集成电路知识介绍（九）：ASIC的测试

在ASIC的工艺制作过程中,会因各种缺陷而造成器件失效。例如栅氧化层的针孔;多晶硅、扩散区或金属连线的短路或开路;接触孔缺陷、沾污以及芯片的晶体缺陷等。此外,还有设计失误,如门的输出驱动能力不够等。显然,对于这些失效器件,必须通过芯片测试和成品测试检测出来。 过去在测试规模不太大的IC时,测试图案一般由人工生成。但随着电路复杂程度的增加,完全由人工生成测试图案实际上已不可能,因此逐渐被自动生成方法所代替。即便如此,由于其对测试设备的高标准要求以及开发测试程序所需费用的大量增加等因素,仅靠自     

ASIC对测试技术的挑战

本文介绍和分析了当今ASIC发展引起的各种测试难题及其解决办法，包括可测性设计，测试码生成及ASIC测试系统。强调了ASIC的CAT和CAD相结合的发展方针。     

测试生成算法评估与预报系统

测试生成算法评估与预报系统分别利用回归算法、神经网络算法和遗传算法为测试生成算法建立预报模型,使得对给定电路,不必实际运行测试生成算法,就可快速地得到最有效的测试生成算法。对如何利用遗传算法建立预报模型进行了较为详细的论述。     

一个多算法集成的灵活并行测试生成原型系统

并行测试生成原型系统PATGTA基于串行ASIC测试生成和可测性分析系统ATGTA,采用PVM作为并行支撑环境,可方便地移植于各种并行计算环境,采用主从模式开发并集成了多种并行算法。对Benchmark-89电路的实验结果表明,PATGTA性能良好。     

ASIC验证技术

描述ＡＳＩＣ验证方法和过程，有助于ＡＳＩＣ设计者对验证的认识。模拟是验证ＡＳＩＣ并产生测试矢量的唯一途径，设计者可以对ＡＳＩＣ芯片或者在ＡＳＩＣ应用系统中进行功能和时序模拟。     

嵌入式系统中IP协议专用ASIC器件电路设计

设计并实现一个能完成IP协议功能的ASIC器件；讨论器件的稳定工作条件。任何数字化的工业设备都可以使用这个IP协议器件直接连接到基于IP的网络中。     

测试算法评估及可测性预报系统

测试算法评估及可测性预报系统使用回归分析和遗传算法,为测试生成算法建立可测性参数的预报模型,使得对于给定电路,不必实际运行各测试生成算法,就可以快速评估并预报出最适合的算法。本文整体介绍了这一系统,并对其中各主要模块作了重点描述。     

ASIC硬件仿真技术

本文阐述了硬件仿真原理和方法，以一个ＡＳＩＣ设计为例，重点描述了硬件仿真应用过程中的几项技术，分析了实际应用效果。     

ASIC集成电路的可测性设计与技术实现

ASIC集成电路设计开发中的隐含逻辑瑕疵与电路故障是芯片实现的最大困境,针对不同特性的电路提出了内部逻辑扫描、存储器内建自测试、边界扫描链插入以及ATPG自动测试向量生成的解决方案与技术方法,实现了SOC设计开发中逻辑与成片电路的主动侦测与跟踪寻径,经实践证明这些方法大大提高了复杂SOC研制的成功率.     

一个有效的通路时滞故障测试生成系统DTPG

本文提出了一种两向量测试模式下的通路时滞故障分类，并在此基础上设计并实现了一个有效的通路时滞故障测试生成系统ＤＰＴＧ，该系统可识别强健可测通路、非强度可测通路和功能可敏化 通路。