阶跃函数在动态电路分析中的应用

阶跃函数是一种奇异函数，它在分析动态电路过渡过程中具有重要的作用，如何定义阶跃函数是正确应用其分析动态电路的关键．目前，在一些电路分析的教科书中给出了若干互有区别的阶跃函数的定义，这给教师及学生的理解造成了困难。此文介绍了阶跃函数的一种简单定义，并通过实例说明这种定义在分析动态电路过渡过程中是正确和有效的。     

关于奇异函数的微分浅析

本文从一个例题入手，探讨了关于奇异函数或由奇异函数与其它函数组合的复合函数的微分问题，着重讨论了δ（t）函数的特殊性，推导了δ[（t）]函数与δ（t）函数之间关系的一个公式。     

浅析冲激信号与在奇异点处不连续信号的乘积

众所周知,当x（t）在t0处连续时x（t）δ（t-t0）=x（t0）δ（t-t0）,本文考察当x（t）在t0处不连续时处理x（t）δ（t-t0）的一种方式,即利用频域卷积定理求其频谱,结果是x（t）δ（t-t01）=1／2[x（t0）＋x（t0）δ（t-t0）。因为该式涉及广义函数的乘积,为了避免不一致和误解,本文只把它看作是其频域形式的时域简记,并且该式在应用时只在中间过程出现,最后结果中不会保留。本文把这个关系及其对偶形式用来方便地获得两个问题的解答：一是对连续时间信号采样时,信号在采样点处不连续如何处理;二是对信号通过理想频选滤波器,信号频谱在滤波器通带边缘存在冲激时如何确定输出。     

对单位阶跃函数在一阶动态电路分析中用法的讨论

本文对单位阶跃函数在一阶动态电路分析中的用法进行了分析，指出了一些在教学或学习过程中值得注意的问题，供教师和学生参考。     

也谈单位阶跃函数在一阶动态电路分析中的用法

对单位阶跃函数在一阶动态电路分析中的用法进行了分析，指出单位阶跃函数在三种情况下的用法，供教师和同学们参考。     

阶跃函数的定义及其在零点的取值

阶跃函数是一种特殊的连续时间函数,它在信号与系统分析以及电路分析中具有重要作用。在教科书中给出的若干种互有区别的阶跃函数定义,给教学和学生的理解造成了混乱。讨论了阶跃函数的定义,通过实例说明了阶跃函数在在t=O点的值应根据实际情况给出,分别可取0、1／2、1。可为讲授阶跃函数的定义提供一定的帮助。     

单位冲激函数及其复合函数积分的探讨

单位冲激函数是“信号与系统”课程中十分重要的一个基本数学模型，其物理含义和广义函数的性质难以形象理解，从而使得单位冲激函数及其复合函数的积分计算容易出现理解上的偏差。本文采用常规函数的计算方法，根据狄拉克对单位冲激函数的数学定义以及广义函数的筛选性质，对单位冲激函数及其复合函数的积分问题进行了归纳和探讨，分别对内层函数为常数、一次函数、二次函数、三次及以上函数的情形进行了分析和推导，试图得出一般性的结论，最后运用已知正确结果对结论的正确性进行了验证。     

关于单位阶跃函数的傅立叶变换的教学

单位阶跃函数在"信号与系统"课程中占有非常重要的地位.由于该函数是非连续的,且不满足经典傅立叶变换存在的充分条件,因而其傅立叶变换是课程的一个难点问题,很多学生在学习这一内容时会感到困扰.本文结合经典"信号与系统"教科书介绍的几种计算单位阶跃函数的傅立叶变换方法,并对该变换的相关教学问题进行讨论,期望给这一问题带来一个较全面的认识.     

关于求取电路冲激响应中的一个问题

电路的网络函数G(s)可由单位冲激响应h(t)取拉氏变换得到。由于冲激函数是阶跃函数的导数,根据线性电路的性质,可由单位阶跃响应g(t)对时间取一阶导数获得h(t),这无疑是正确的。然而学生在运用h(t)=(d/dt)g(t)这一关系式时,由于对电路响应的概念理解不深,常常出错以至丢失信息,本文分析出错的原因及提出一种易为学生接受的讲解方法。先看两个具体例子。例1 已知电路的单位阶跃响应g_1(t)=1-e~(-2t)+e~(-t),求网络函数。     

单位阶跃函数在t=0时的取值问题探讨

贵州工学院杨政伦同志对此问题作过讨论,并阐述了单位阶跃函数ε(t)~＊在t=0时取值为1及1/2的物理意义。本人拟对此作一点补充探讨。仍从冲激电压源Ψ_0δ(t)直接作用在纯电感零状态电路(图1)这一简单情况出发。由Ψ_δ(t)=u_L=L(di/dt)即可求得若将上式写作i=I_0ε(t)并计算电感L在t>0时吸收的总能量,得     

业务支撑系统投资估算分析及优化

电信运营商业务支撑系统投资巨大,在项目可行性研究阶段使用合理方法精确估算投资显得非常重要.本文分析了现有投资估算存在的问题,通过对历史数据进行统计分析,提出了优化思路.     

SAW器件叉指换能器δ函数模型的改进

通过对传统SAW器件的叉指换能器(IDT)的δ函数模型进行分析,研究了δ函数模型的改进方法。将一根叉指指条分解成若干个边长为αik的正方形,并把这个正方形而不是整根叉指条看成一个独立声波激发源,表示为基本δ函数单元,这可引入叉指指条宽度及耦合孔径等影响SAW器件性能的因素,仿真分析及实验结果表明,改进后的δ函数模型更适合对变迹加权后的IDT进行精确计算。     

电路组件的焊后简易功能测试方法的研究

讨论了使用简易装置，通过划分电路组件功能区域的方法，顺次压缩检测功能区电路激励响应以确定电路性能和连接是否失效。     

A Novel Architecture of Special Arithmetic Function Unit for Area-Efficient Programmable Vertex Shader

A novel architecture of high precision, floating-point special Arithmetic function unit （SFU） for elementary transcendental functions is presented in this paper to provide area efficiency as well as high performance for programmable vertex shader. From the architecture point of view, the evaluation of quadratic approximation for special functions is performed by sharing the SIMD vector unit in shader architecture to minimize processing latency and to reduce area cost in SFU. An optimized minimax approach is proposed as well to obtain the finite-length and normalized quadratic coefficients for high precision. The experiment result shows that the proposed SFU can significantly reduce area cost and by adopting the proposed SFU, a vertex shader with Transport triggered architecture （TTA） can achieve 15.0% improvement on average in performance/area ratio for various shading benchmarks.     

关于电学基础课程物理量的量纲与单位的讨论

本文从“量”的等式观点出发,阐述了电学基础课程相关物理量的量纲与单位问题,包括将已知量代入方程的方法,导出量纲与导出单位,标准函数的量纲等。特别指出,单位冲激函数的量纲是倒时间量纲,单位阶跃特性s(t)与单位冲激特性h(t)都是响应与激励量值的某种比值,它们都不具有电压或电流的量纲,不是普通意义上的响应。唯此,卷积积分公式的量纲才能平衡。本文目的是激发广大教师在课程教学中努力探索量纲问题的积极性。     

Implementation of the Exponential Function in a Floating-Point Unit

In this work we present an implementation of the exponential function in double precision, in a unit that supports IEEE floating-point arithmetic. As existing proposals, the implementation is based on the use of a floating-point multiplier and additional hardware. We decompose the computation into three subexponentials. The first and third subexponentials are computed in a conventional way (table look-up and polynomial approximation). The second subexponential is computed based on a transformation of the slow radix-2 digit-recurrence algorithm into a fast computation by using the multiplier and additional hardware. We present a design process that permits the selection of the most convenient trade-off between hardware complexity and latency. We discuss the algorithm, the implementation, and perform a rough comparison with three proposed designs. Our estimations indicate that the implementation proposed in this work presents better trade-off between hardware complexity and latency than the compared designs.