二维阵列结构的流水线可重构路由进化策略

流水线可重构系统设计方法是目前动态可重构系统设计的一种重要设计方法.为进一步提高流水线可重构系统的性能,讨论并提出了一种简洁高效的流水线路由进化策略:包括基于二维阵列结构的流水线路径时延大小的评估函数、可重构单元阵列使用情况的状态矩阵函数和结合评估函数和状态矩阵的最短时延路径搜索算法.通过对算法的仿真,验证了其正确性和有效性,为下一步研究流水线可重构结构路由的硬件进化方法奠定了理论基础.     

一种面向Hash函数的粗粒度可重构处理结构：CRAH

通过分析常用Hash函数在处理结构上的相似性，本文提出了一种面向Hash函数的专用可重构处理结构——CRAH。它提供专用功能部件和层次化路由资源，可灵活有效地支持常用Hash函数。将几种常用Hash算法映射到CRAH上的结果表明：与现场可编程门阵列（PPGA）结构相比，CRAH的速度快，资源利用率高；与专用算法电路相比，CRAH在额外开销增加较小的前提下，能有效支持多种Hash函数。     

可重构计算平台上SHA系列函数的优化实现

针对当前哈希函数算法标准和应用需求不同的现状,以及同一系统对安全性可能有着不同的要求,采用可重构的设计思想,在对SHA-1、SHA-256、SHA-512三种哈希函数的不同特征进行深入分析的基础上,总结归纳出统一的处理模型。根据不同的要求,每一种SHA(SHA-1、SHA-256、SHA-512)系列哈希函数都可以单独灵活地执行。使用流水线,并在关键路径进行加法器的优化,提高了算法的吞吐率。并且使用效能比的概念,与M3服务器对比,可重构平台的效能比比通用服务器高很多。     

流水线配置技术在可重构处理器中的应用

提出一种应用于可重构处理器中的流水线配置技术,能够有效减低配置时间,提高应用程序的执行速度。可重构处理器包括通用处理器和一个粗颗粒度的可重构阵列。可重构阵列将处理应用中占据大量执行时间的循环,这些循环将被分解为不同的行在阵列上以流水线的方式执行。该技术在FPGA验证系统上得到了验证。验证的应用包括H.264基准中的整数离散余弦变换和运动估计。相比传统的可重构处理器PipeRench, MorphoSys以及TI的DSP TMS320DM642有大约3.5倍的性能提升。     

可重构平台下AES算法的流水线性能优化

AES—Rijndael算法是美国取代DES的新一代分组加密算法标准,也是事实上的国际标准。本文在可重构平台上针对128位密钥长度AES算法的流水线性能优化技术进行了研究,通过对基本运算优化、循环展开、轮内流水线、轮间流水线、混合多级流水线结构优化等方法的讨论和实现,对比不同优化方法的优缺点及适用环境。实验表明,不同结构的设计,其加密性能存在很大差异。其中,混合多级流水线结构的加密性能达到27．1Gb／s的速率,为目前国内外相关研究的较好结果。     

DrawerPipe：基于FPGA的可重构分组处理流水线模型

公有云中需要灵活地部署网络功能以实现多租户间的网络隔离、服务质量保证与安全防护.软件实现的网络功能具有较高的灵活性,但性能较低,并存在分组处理吞吐率较低、处理延时较高等不足.FPGA具有良好的可编程性及较高的处理性能.但如何使用FPGA实现可重构的网络功能缺乏统一的架构和方法.针对FPGA实现网络功能提出了一种可重构流水线模型——DrawerPipe.该模型将网络功能实现架构抽象为5个标准的“抽屉”,不同的“抽屉”可以根据需要装载不同的处理模块,通过组合这些处理模块实现各种网络功能.此外,DrawerPipe采用了一种协议无关的可编程模块接口,以实现不同模块接口之间的适配,从而解除模块间由特定接口信号定义而绑定的耦合性.最后,基于DrawerPipe实现了多种网络功能.实验结果表明DrawerPipe具有良好的可扩展性,以及线速处理性能、资源利用率高等优点,可用于网络功能的快速部署.     

基于函数级FPGA原型的硬件内部进化

电路进化设计是现阶段可进化硬件（EHW）研究的重点内容，针对制约进化设计能力的主要“瓶颈”，该文提出并讨论了一种简洁高效的内部进化方法，包括基于函数变换的染色体高效编码方案，与之配套的函数级FPGA原型和进化实验平台以及在线评估与遗传数自适应方法等，交通灯控制器，4位可级联比较器等相对复杂且具应用价值的电路的成功进化，证明该方法适用于组合，时序电路的进化设计，并可显著地减少运算量，提高进化设计的速度和规模。     

一维可重构流水线总线并行机上平面点集的凸壳算法

确定平面点集的凸壳是计算几何中的一个基本问题。一维可重构流水线总线并行机是近年提出的一种采用光连接的并行计算模型。本文在规模为n的可重构流水线总线并行机上提出了一个计算n个平面点的凸壳算法,当n个点按横坐标递增的顺序存储时,该算法的时问复杂度为O(logn)。     

一种基于传输触发体系结构的可重构Hash函数处理器：TTAH

Hash函数是密码学中保证数据完整性的有效手段,性能需求使得某些应用必须采用硬件实现。本文通过分析常用Hash函数在算法上的相似性设计出了专用可重构单元,并将这些可重构单元耦合到传输触发体系结构中,得到一种可重构Hash函数处理器TTAH。常用Hash算法在TTAH上的映射结果表明：与细粒度可重构结构相比,其速度快,资源利用率高;与ASIC相比,可以在额外开销增加较小的前提下有效地支持多种常用Hash函数。     

高性能可重构流水线ADC的设计与仿真

提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案,在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进,降低了非理想因素对系统的影响,保证了所设计的流水线ADC的指标实现,并对关键模块电路和ADC系统进行了仿真验证。     

基于流水线的AES密码算法的硬件设计与实现

介绍了新一代加密标准AES的加密和解密流程，并根据其轮变换的特点，在不增加硬件的前提下，采用了流水线进行设计，从而节省了硬件开销，并可以达到比较高的加、解密速率。对SMIC0．18um的综合结果显示，该设计的加、解密速率可以达到8．2Gbit／s。     

基于可重构S盒的常用分组密码算法的高速实现

DES、3DES和AES是应用最广泛的分组密码算法，其可重构性和高速实现对可重构密码芯片的设计具有重要影响。该文分析了这3种算法的高速硬件实现，利用流水线、并行处理和重构的相关技术，提出了一种可重构S盒（RC-S）的结构，并在此基础上高速实现了DES、3DES和AES。基于RC-S实现的DES、3DES和AES吞吐率分别可达到7Gbps、2．3Gbps和1．4Gbps，工作时钟为110MHz。与其它同类设计相比，该文的设计在处理速度上有明显优势。     

基于流水光总线阵列的快速矩阵运算

矩阵运算是最重要的数值计算,基于流水光总线的可重构线性阵列系统(LARPBS)是一种建立在光总线上的并行高效计算模型。该文主要介绍LARPBS模型上的快速并行矩阵运算,从而使人们更加了解光总线计算模型及其优越性,为今后进一步研究光总线模型及其并行算法奠定基础。     

基于流水光总线阵列的快速矩阵乘法运算

基于流水光总线的可重构线性阵列系统(LARPBS)是一种建立在光总线上的并行计算模型,许多研究工作者已经在该模型上设计出了一些高效的并行算法。该文主要介绍了LARPBS模型及其快速矩阵乘法运算,从而使人们更加了解光总线计算模型及其优越性,为今后进一步研究光总线模型及其并行算法奠定了基础。     

基于AES和DES算法的可重构S盒硬件实现

密码芯片的可重构性不仅可以提高安全性，而且可以提高芯片适应性．S盒是很多密码算法中的重要部件，其可重构性对密码芯片的可重构性有重大影响．文章在分析AES和DES算法中S盒硬件实现方法的基础上，利用硬件复用和重构的概念和相关技术，提出了一种可重构S盒（RC-S）结构及其实现方法．实验结果表明RC-S可用于AES算法和DES的硬件实现．基于RC-S的AES、DES密码模块规模分别是AES、DES模块的0．81／1．13，性能分别是DES／AES的0．79／0．94．     

基于十进制的加密技术研究

本文主要论述了基于十进制的加密技术．以美国最新对称加密标准AES（Advanced Encryption Standard）为基础，对AES的4种加密运算进行重新设计，以适应十进制数的加密，同时结合混沌加密算法、随机加密算法设计基于十进制的加密算法．该算法具有AES加密算法的特点，对明文和密文均具有很好的扩散性和混淆性，也有随机加密算法的加密运算的不确定性，也有混沌加密算法的密钥一次一密性,该算法适用于不可靠通信信道上的十进制数加密通信，能在预付费表计等实际系统中得到广泛的应用,实践证明谊算法有很高的安全性．     

基于FPGA的AES加/解密算法的可重构设计

高级加密标准(AES)的传统实现方法是对加/解密算法进行单独设计,占用了过多的硬件资源。该文在分析AES加/解密算法机理的基础上,介绍了算法各模块的设计方法,通过分析提取了加/解密算法之间存在的共性,给出算法的可重构设计实例。通过FPGA仿真验证,该方案与传统设计方案相比,减少了资源的消耗。     

基于流水光总线阵列的快速并行排序算法

基于流水光总线的可重构线性阵列系统(LARPBS)是一种建立在光总线上的并行计算模型。本文提出了一种基于LARPBS模型的快速排序并行算法,该算法使用n个处理器,对关 键字位数固定的n个记录可以在O(1)时间完成排序;对于关键字位数不固定的n个记录,可以在O(d)时间完成排序,这里d为关键字的最大位数。     

一种基于Feistel结构和WTS的分组密码

AES为新的数据加密标准,通过研究分组密码算法加密的整体结构和AES加密算法,文中设计了一种基于Feistel结构和WTS策略的分组密码算法FWTS。 FWTS采用Feistel结构,轮函数借鉴AES的WTS策略,分组长度为256 bits,密钥长度为128 bits,192 bits,256 bits。通过依赖性测试表明,FWTS算法4轮充分满足雪崩效应、严格雪崩准则和完备性。通过不可能差分分析,FWTS算法的6轮不可能差分所需的时间复杂度要大于AES算法的6轮不可能差分的时间复杂度。FWTS算法的安全性不低于AES算法。通过效率测试表明FWTS的加密效率要高于AES。