SoC设计中的时钟低功耗技术

针对时钟网络在SoC芯片中的作用和时钟网络自身的特点,研究并实现3种时钟低功耗技术,包括在系统级采用动态时钟管理技术动态地关断和配置芯片内各模块的时钟,在逻辑综合时基于功耗优化工具Power Compiler插入门控时钟单元,在时钟树综合时以时钟树规模为目标进行低功耗时钟树综合。在音视频解码芯片的设计中采用以上3种技术,结果表明其功耗优化效果明显。     

数据缓冲器的低功耗设计

首先介绍“九五”期间研制的LSMPP协处理器的数据缓冲器的功能与设计 ,并从降低活动因子的角度提出了一种针对低功耗的改进 ,如果阵列的大小为N×N ,则功耗可以降低到“九五”期间方案的 1/N 然后又提出一种针对引出头的减少的改进方法 ,引出头的减少是与互连方案有关的 ,一路串行互连方案可以减少 4N个 ,两路并行互连方案可以减少 8N个 最后提出了一种新的数据缓冲器的设计方案 ,每一时刻只有一个PE的数据缓冲器是传送数据的 ,功耗降低为“九五”期间方案的 1/ (N×N) ,且功耗不再与阵列的大小有关     

浅谈SOC的低功耗设计

集成电路不断发展,SOC已经成为电子系统设计的主流,但是SOC的功耗问题仍是研究的关键问题。本文从最简单的方面叙述了SOC的低功耗设计,并且在文章中给出了一些新的方法和改进。     

SMS4密码算法的低功耗实现

根据实际应用场景,提出一种SMS4密码算法的低功耗实现方法。通过对前后分组加解密数据的密钥进行对比分析,有选择地对上一次操作结果进行复用,同时辅以动态时钟管理、操作数隔离、门控时钟等低功耗设计技术降低功耗。实验结果表明,该实现方法比原算法降低65%的功耗,等效门数减少13%。     

应用于片上系统中低功耗IP核设计的自适应门控时钟技术

门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.     

低功耗CMOS静态随机存储器设计技术

针对目前低功耗CMOS静态存储器的需求,简要介绍了存储器的结构和操作过程,分析了存储器功耗的主要来源,给出了相应的低功耗电路的设计方法,并对各种低功耗电路设计技术进行了总结。     

基于65nm工艺的高性能低功耗处理器设计

研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点.在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数.在电路设计层面,利用动态门控时钟技术对乘除法模块和寄存器堆进行高效的时钟控制.在芯片后端设计层面,分析并比较TSMC 65 nm中GP和LP 2种工艺库,采用多阈值设计流程进一步提高处理器的速度并降低功耗.测试结果表明,与其他平台下的性能结果相比,该处理器可以将RS前向纠错解码算法的吞吐率提高4倍～70倍.     

嵌入式微控制器系统的低功耗设计

嵌入式微控制器的应用已日趋普及，而在它众多的应用领域中有不少地方是对嵌入式微控制器的功率消耗有严格要求的。它们往往是，或者依赖于电池供电，或者虽然用市电供电但仍希望尽量降低系统功率消耗。例如，电池供电的便携式微控制器化检测设备，随身佩戴的医疗仪器，工...     

嵌入式MCU的SOC设计中的低功耗设计

以Motorola龙珠系列中MXL芯片为例介绍了嵌入式MCU SOC设计中的低功耗设计技术。从加工工艺、硬件设计和软件设计方面来 阐述其中的低功耗设计技术。     

时钟芯片的低功耗设计

在时钟芯片设计的各个层次上深入探讨了影响时钟芯片功耗的主要因素,确定了电路功耗主要来源与振荡电路和分频电路。在电路实现过程中,通过采用不同工作电压和对主要功耗电路的结构和参数进行优化设计等多种手段来控制功耗。通过1.2滋m工艺流片验证,在工作电压为5V时,芯片工作电流为0.17mA,实现了低功耗时钟芯片的设计。     

嵌入式系统的低功耗设计

低功耗设计是便携式设备的普遍要求。研究表明,制定合理的电源管理策略是降低系统功耗的关键所在。     

基于STM32的低功耗智能定位阀控制器设计

针对工业控制中传统阀门定位器稳定性差、定位精度低、抗干扰能力差、智能化程度低等缺点,以及我国自主研发生产高精度阀门定位器上的不足。设计了以ARM Cortex-M3 内核处理器作为核心控制器的低功耗智能定位阀控制系统。设计中采用优化的PID控制算法,并采用齐格勒-尼克尔斯法则,自整定PID参数。通过二线制HART 协议实现与外界设备通讯。实践证明自整定PID参数能够更好的适应各种控制现场,控制系统能够稳定、快速的运行实现了阀门位置的精确定位和本安低功耗设计的要求。     

移动通信芯片的低功耗设计研究与实现

分析了移动通信芯片功耗的主要来源，并从芯片设计的不同阶段提出了低功耗优化设计措施，取得了较好的效果。     

输电线路远程监控与故障预警在线监测控制器研究

设计输电线路远程监控与故障预警在线监测控制器,融合多种传感器技术,实时采集输电线的运行状态、微气象信息和危险点图像等信息,对输电线路特殊环境起到远程监控和故障预警作用。     

一种降低DSP芯片总线功耗的设计方案

介绍了一种低功耗总线设计方案,在设计方案中提出了一种新的编码算法,并将其与一种低功耗译码器结合来降低总线的功耗。试验中选取了一些常用的DSP算法,结果证明这种方法可以有效降低DSP处理器中数据总线和地址总线的功耗,平均可达到对数据总线降低21.56 %和对地址总线降低40.29%。     

针对嵌入式系统的低功耗存储器管理单元设计

针对Linux操作系统，实现了面向32位RSIC嵌入式处理器的低功耗存储器管理单元。通过在指令快表中增加预比较电路，提高了处理器连续访问同一虚拟页面时的地址转换效率，降低指令快表命中时的功耗37.07%。两级比较结构的内容寻址存储器与传统结构相比，在失效和命中时分别可以取得44.98%和74.94%的功耗节省。该文设计的存储器管理单元能够很好地和Linux配合，完成地址映射及存储权限管理。     

VLSI行为层的多电压低功耗调度研究

分析了VLSI的功耗模型,综述了多电压低功耗优化调度技术,通过对已有优化调度技术的评估,表明利用多电压调度技术能够有效地降低电路功耗,同时指出行为层的多电压综合设计会带来的一些负面影响,如物理布局等问题,针对该问题提出了一种行为层综合方案--调度分区一法,最后提出了VLSI行为层综合设计研究的新方向.     

无线红外智能遥控器的设计

提出一种具有红外指令自学习功能的无线智能遥控器的设计方案。遥控器综合应用了单片机技术、红外遥控技术、无线电遥控技术，具有红外指令接收与学习、无线电指令接收、红外指令发送的功能。该遥控器应用于智能住宅的远程控制系统中，用户可以在远离住宅的情况下，通过电话操纵家中的智能电话终端，发送无线电指令控制遥控器，从而实现对滞红外接口家用电器的远程控制。试验结果证明了方案的可行性。     

编译低功耗优化技术的研究

低功耗技术越来越受到下一代微处理器系统和编译研究工作者的重视。一向认为是硬件研究内容的低功耗技术,事实上,在微处理器发展的今天,又展现出了一种新的潜在的开发空间和研究内容,那就是通过软件技术降低系统的功耗。这一部分潜力空间是仅通过硬件技术无法涉足的,只有通过软件方法来解决,但这种软件低功耗技术又很难强加给应用程序编写者。文章结合笔者在编译时低功耗优化技术的研究工作,对目前该方向的研究方法、编译策略和实现技术进行了论述和探讨。