首页 | 官方网站   微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 15 毫秒
1.
基于ARM微控制器的GPS接收机的研究与设计   总被引:1,自引:0,他引:1  
介绍了GPS的定位原理及算法,在此基础上,提出了一种基于ARM微处理器的GPS接收机的设计方案。该GPS接收机采用Atmel公司生产的ATR0600芯片作为接收机的射频前端,内嵌ARM7核的ATR0620芯片作为接收机的数字基带处理器,并阐述了外围扩展电路及软件设计。该GPS接收机具有体积小、功耗低、性能高的特点。  相似文献   

2.
作为新一代卫星导航系统,北斗卫星导航系统是我国自主研制的全球卫星定位与通信系统.随着北斗系统的逐步改进和完善以及我国经济、军事、民用等各方面需求的不断加强,北斗系统将具有更多和更广泛的应用领域.本文在了解卫星导航原理的基础上,介绍了一种基于ARM+FPGA架构的导航接收机系统,分别介绍了接收机的硬件系统架构和软件系统架构:接收机的射频前端采用SE4120芯片,基带处理部分采用ARM9内核的AT91 SAM9G20芯片和CycloneⅢ系列的EP3C120F484芯片.同时阐述来接收机的软件设计,包括捕获引擎、跟踪引擎、解凋电文,定位解算等.  相似文献   

3.
本文介绍了一种基于ARM9微处理器的GPS接收机的设计。该GPS接收系统采用Zarlink公司生产的专用芯片GP2015,配合外围电路作为接收机的超小型射频前端,应用GP2021芯片和S3C2410处理器作为接收机的数字基带处理器。  相似文献   

4.
一种崭新的基于ARM的GPS接收系统开发过程   总被引:1,自引:0,他引:1  
本文介绍了一种崭新的基于ARM的GPS接收机的开发过程。考虑到GPS接收机在动态环境中精确定位同时降低成本的要求,本文选择了ARM作为接收机的处理器核。另外为了增强GPS的室内接收能力,必须给典型的GPS—OEM板添加的两块芯片。这两块芯片是GL—HSRF和GL-16000,其中GL-HSRF是一种高灵敏的GPS射频调谐电路芯片,而GL-16000是一种基带数字芯片。从而使整个GPS系统的设计具有创新性,其功能也更加强大。  相似文献   

5.
汽车电子     
《互联网世界》2009,(9):111-112
ST推出全新Cartesio+处理器 意法半导体(ST)公司推出全新应用处理器Cartesio+,内置GPS芯片,适用于下一代车载和便携导航系统。Cartesio+系统芯片采用ST的55nm工艺,集成ARM1176处理器,内嵌一个室内定位灵敏度加强的GPS/Galileo定位子系统以及先进3D图形引擎和大量的外设接口,包括多个SD/MMC、CAN和集成物理层芯片的USB接口。  相似文献   

6.
用AT91R40008设计高动态GPS接收机   总被引:4,自引:0,他引:4  
在高动态GPS接收机中,由于要对多个通道连续跟踪,实时数据运算处理量大,因此对微处理器的性能要求较高。除性能外,对功耗和体积也有很高要求。在移动通信领域得到广泛应用的ARM微处理器具有性能高、体积小、功耗低、成本低的特点,选择ARM微处理器设计高动态GPS接收机非常合适。本文较详细介绍采用Atmel公司的ARM核微控制器AT91R40008设计高动态GPS接收机的过程。  相似文献   

7.
研究了GPS接收机捕获模块的基本原理和实现方式,利用Xilinx公司的Xc3s1000型FPGA和ARM公司ARM7TDMI-S核的结合设计一个仿真实验平台,控制多径参数,从而掌握接收机定位受到的影响.阐述了中频仿真多径的产生方式、信道的传输、相关器设计,用户操作界面的设计.实验平台可靠性和针对性较强,对GPS接收机的设计和改进有一定的帮助.  相似文献   

8.
卫星导航系统能够为广大用户提供全天时、全天候、高精度的导航、定位和授时服务.本文介绍一种基于ARM+FPGA架构的GPS/BDS双模导航接收机的设计方法.该设计分为3部分:射频部分电路设计、FPGA部分电路设计和ARM电路设计.其中,射频部分主要完成GPS/L1频点、BD2/B1以及B3频点卫星信号的下变频及采样.FPGA部分做信号处理,ARM负责信息处理.经过测试,此设计是可行的,能够达到导航接收机对于定位和授时精度的要求.  相似文献   

9.
用于GPS遥感的延迟映射接收机设计   总被引:2,自引:0,他引:2  
杨东凯  张益强  李紫薇 《测控技术》2004,23(Z1):144-146
介绍了GPS遥感技术的产生背景和GPS卫星信号的基本结构、遥感测风机理,提出了延迟映射接收机的设计方案,分析了基于DSP芯片的接收机硬件构成,给出了延迟映射接收机的软件工作流程及设计.  相似文献   

10.
分析了传统全球定位系统(GPS)接收机中相关器芯片的功能特点,提出一种基于现场可编程门阵列(FPGA)的GPS算法快速验证平台.采取模块化设计方法,在FPGA上使用硬件描述语言编码实现12通道数字相关器的功能逻辑,并利用ARM微控制器对相关结果进行基带处理,完成对GPS卫星信号的载波解调、C/A码跟踪以及导航电文解码,给出了对实时运行结果的分析.该数字相关器在提供较高定位精度的同时,其各个功能模块可以即时修改和测试,大大缩短了信号处理算法的开发周期.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号