基于专用CVSD芯片MC34115的单工话音基带传输设计

在话音信号的数字基带传输过程中，为了设计一种电路结构简单、占据频带较窄、可靠性高的数字话音通信系统，调制解调方式的选取是一个重要环节，对CVSD芯片编译码原理、引脚功能以及实际应用电路结构进行了介绍和分析；同时采用信道HDB3编码传输，设计了以CVSD芯片为核心的低误码率，单工通话时不需要严格收发同步的长距离数字电话系统，此系统在极大地简化了电路结构的基础上还降低了数字信号的带宽。     

基于FPGA的码分多址基带通信系统

在介绍码分多址(CDMA)通信系统原理的基础上,提出了一种基于FPGA的CDMA基带传输系统的设计。该系统采用EDA技术中自顶向下的设计方法,将CDMA基带通信系统中主要硬件的功能通过编程方式制作在FP-GA芯片上。文中详细地介绍了系统中各个主要模块的设计思路、工作原理以及仿真结果。该设计简化了系统的外围电路,节约了成本,增大了系统的通信容量,提高了系统抗干扰能力。     

数字同步电路的FPGA集成设计

在MAXPLUSⅡ平台上采用图形设计和VHDL硬件描述语言设计方式,设计了数字通信系统的位同步电路和帧同步电路,编译仿真后下载到一片FPGA芯片上,形成在线可编程嵌入式系统.整个电路集成在一片FPGA芯片上,不仅集成度高、功耗小、可靠性好、调试维护方便,而且形成了自己的技术内核.     

基于FPGA的DDS信号源研究与设计

可编程逻辑器件FPGA具有便于编程、开发周期短、集成度高、功能强大、开发工具智能化、保密性好等特点,被广泛应用于通信及数字设计等领域。将DDS技术和FPGA器件相结合,采用加扰方法,利用HDL语言和原理图设计了一种基于FPGA的DDS信号源,它不仅能产生正(余)弦波、三角波、锯齿波、方波等常见波形信号,而且还能产生调频信号、调幅信号等调制信号以及扩频信号。实验结果表明,该设计电路稳定性好,能够使DDS电路在精确度与灵活性方面得到很大提高。     

基于FPGA和PC机的客流统计系统设计

提出了一种基于FPGA和PC机的客流统计系统的设计方法。其中基于FPGA的下位机数据采集与处理电路模块采用Verilog HDL语言和原理图相结合的方式设计,上位机的人机交互界面及串口通信采用Visual C＋＋6．0设计完成。经模拟仿真和实际电路验证,结果表明该系统具有结构简单,成本低廉,计数准确率高的特点,能够很好地实现客流统计的功能,并可在不改变硬件平台的情况下对系统随时进行升级与重构,具有良好的适用性。     

基于FPGA的网络电话终端的研究

提出了一种基于 FPGA 的网络电话终端的设计方案.以ALTERA公司的CYCLONE 系列FPGA芯片EP1C3T144C8为控制核心,设计了电话终端的电话机接口电路、FPGA控制电路、以太网接口电路等硬件电路.给出了各模块的设计框图.采用 ADPCM 压缩算法实现了语音信号16 kb/s速率的压缩,并且对PF-GA 内部的逻辑设计进行了详细描述.实践结果表明,该电话终端性能稳定,成本低,可广泛应用.     

高速铁路应答器C接口设计

通过比较DBPL码与其它常用传输码型-AMI码、HDB3码在基于匹配滤波器法解调方案下的误码性能,验证了在高速铁路通信系统中DBPL码能够保证和提高通信系统的可靠性,为基于DBPL码的应答器C接口的实现提供了理论支持;同时该文给出了C接口收发电路设计框图;通过联调测试数据验证了设计的正确性、可行性.     

基于FPGA的G.703标准E1信号HDB_3码编码器的设计与应用

提出了一种用EP2C5T144C8现场可编程门阵列(FPGA)实现满足E1信号规范的HDB3码编码器的设计方法,并应用于数字通信系统。结果表明,在2 048kb/s时钟速率下实际运行,其性能指标完全能够满足CCITT建议G.703标准。     

基于FPGA监听的图像采集与预处理方法

针对民用相机原有USB2.0接口技术存在传输速度慢的问题,提出基于现场可编程门阵列（FPGA）监听与USB3.0传输的图像预处理方法.在不破坏相机结构的前提下,利用FPGA强大的并行计算能力,通过外挂监听的方式对图像数据进行实时采集与预处理操作,预处理结果可以通过USB3.0接口与上位机进行快速传输通信,在大幅节约图像传输时间的同时,将部分预处理工作前置于硬件中完成,达到快速获取预处理归一化图像目的.详细介绍系统的设计思路和结构,分别在软件和硬件层面上进行测试和实验数据验证.结果表明,系统具有接口友好、性能稳定、集成度高、使用灵活和实用性强等特点.     

基于Delphi的HDB3交互教学系统设计及应用

针对通信原理课的HDB3知识点的教学,分析了HDB3码的基本原理以及课堂教学中存在的问题。为解决教学中的问题,提出用Delphi语言设计了HDB3码的交互教学系统。采用的仿真系统应用于课堂教学可以丰富教学手段,激发学生学习兴趣从而提高教学质量。     

一种基于FPGA的误码测试仪

FPGA是一类称为现场可编程逻辑器件中的一员,它被认为是一种专用集成电路技术.现今的通信系统大量采用FPGA作为系统的核心控制器件,将物理层上的各协议层的功能集中在FPGA内部实现,不仅提高了通信系统的集成,同时也减少了硬件和软件设计的复杂度.该文介绍了误码测试仪的工作原理,并采用Altera公司的FPGA芯片(EP1K30TC144-3)和单片机(89C51)实现了误码测试仪功能.设计时应用EDA技术和Verilog硬件描述语言,采用自上而下(Topdown)的设计方法编写程序,并通过单片机控制液晶屏显示误码率和工作状态.着重介绍了键盘模块、发端模块、收端模块和单片机模块等四个模块的设计与实现,并给出了相应程序的流程图.     

SRAM-FPGA抗单粒子翻转方法和预估

为解决卫星通信系统中赛灵思公司的静态随机存储器型现场可编程门阵列(Xilinx SRAMFPGA)单粒子翻转问题,提出了一种占用硬件资源少,可靠度高的抗单粒子方法．该方法使用爱特公司的现场可编程门阵列作为检测芯片,可编程只读存储器芯片存储屏蔽位文件,通过联合测试工作组模式回读Xilinx FPGA配置文件并进行校验,发现出错则重新加载配置文件,消除单粒子翻转影响．该方法已成功在轨应用于某卫星通信系统．为计算卫星通信系统的可靠度,提出使用品质因数方法预估静态随机存储器型现场可编程门阵列单粒子翻转率,并与在轨实测数据进行比较,证明使用该方法的正确性,同时计算出实际飞行轨道的单粒子翻转率系数,为其他静态随机存储器型现场可编程门阵列、存储器等芯片的单粒子翻转率预估提供数据支撑,为我国卫星通信系统可靠性研究与设计提供参考．     

三阶高密度双极性码编译器系统设计

HDB-3码（三阶高密度双极性码）保持AMI码极性反转的特点,减少连0串的长度,有利于提取定时信息,广泛用于数字通信系统中。针对现有HDB-3编码器中存在编码复杂、输出延时长等缺点,设计一种统一位置判断和极性判断的HDB-3编码器,并从实际应用出发,将误码检测和位同步提取融入译码器芯片中。该种编译码器的相对延时较小,灵活性高,具有实用价值。     

新型波前阵列握手电路

提出两种新型的握手电路 ,用于完成波前阵列处理单元间的异步通信 .纠正了以往设计中的缺陷后 ,新的设计使系统工作更为稳定灵活 .这种新型的电路结构简单 ,效率高 .同其它的握手电路相比较 ,这些电路更适合FPGA来实现     

基于FPGA的以太网与E1协议转换器的实现

介绍了采用Xilinxspartan2系列FPGA芯片,配以异步SRAM,完成了以太网数据流和E1数据流之间的相互转换,并给出了SRAM接口模块和HDB3编码模块的算法设计流程及相关仿真结果。     

基于FPGA的单芯片交流伺服驱动系统

为研制高性能的全数字交流伺服驱动系统,设计了基于FPGA的单芯片伺服控制方案.采用现代EDA设计方法,使用Verilog硬件描述语言构建了永磁同步电动机矢量控制系统的坐标变换、空间矢量脉宽调制(SVPWM)、电流环、速度环以及串行通讯等电机控制模块的硬件逻辑电路,并进行了仿真验证,最后在Xilinx3S400 FPGA中实现了永磁同步电动机转子磁场定向控制.仿真和实验结果表明,系统具有很好的机械特性、力矩特性和动态性能,从而验证了使用FPGA设计高性能的全数字单芯片交流伺服驱动系统具有较高的可行性.