基于FPGA技术的B码解调方案的设计与实现

通过分析传统B码终端的工作原理和标准B-AC码的组成，阐述了现有靶场部分B码终端不能正确解调经数字信道传输的B码的原因，提出了一种利用大规模集成电路实现对畸变的B-AC码纠正的实现方案及具体实现原理，并对该种实现方案的性能指标进行了分析。     

基于DSP+FPGA的航空1553B总线RT设置方法

针对机载组合导航系统与飞控系统交联的需要,提出用DSP+FPGA相结合的设计思想实现1553B总线终端接口设计,从硬件连接、时序逻辑设计以及上层软件设计三个方面介绍了基于该设计思想的远程终端RT(Remote Terminal)的初始化及数据接收设置方法.最后结合实际工程进行了编程测试,测试结果证明了该方法是合理的,所设计的系统具有设计灵活、可扩充性高等特点.     

基于MSP430与FPGA的高授时精度时码终端系统设计

高准确度的时间信息和同步频率信号是获取准确数据、实时精确测量和制导控制飞行目标的基础。为了解调IRIG-B交流码和直流码,实现全系统时间同步和精确授时,通过基于MSP430单片机和FPGA的时统终端系统的设计,实现了对IRIG-B码、GPS、GLONASS和北斗时间信息的解调,系统具有内设频标的守时功能和误码识别功能,同时提供各种不同频率的同步信号。通过采用数字电位计自动调节电压的方式进行晶振驯服,提高了晶振的准确度,减小了老化和频率漂移对频率准确度的影响,系统外同步精度可达到100ns。     

基于FPGA技术的硬件多段译码转换电路设计

采用FPGA技术实现了高速摄影测量仪编码器输出的22位BCD码角度值到点阵记录系统18位二进制码角度数据的硬件多段译码转换电路的设计，并对其译码精度和可靠性进行了仿真分析。     

用FPGA实现水声MFSK信号的同步接收及解码

提出了一种用FPGA实现水声MFSK信号的同步接收及解码的设计思想，利用FPGA编程的特点，用软件编程方法，很好地解决了水声信号在频域的同步接收和解码。更吸引人的是采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗，尝试了FPGA在低功耗、低数据率系统的应用。     

基于FPGA的脉冲测距机载系统中编译码模块的设计与实现

根据某型飞机分米波仪表着陆系统测距单元的基本工作原理．提出了一种基于FPGA的机载测距编译码模块设计方案。本方案使用一片300万门FPGA实现了由分立元件构成的原模拟系统的基本功能．使测距精度大大提高，并且这种方案具有较强的设计灵活性和可扩展性。经实际测试和仿真证明，本方案可以完全实现设计功能，运行稳定可靠。     

基于FPGA的PN511误码测试仪的设计与实现

设计了一种基于FPGA产生PN511码的智能误码测试仪，阐述了各模块原理和设计方法，通过测试和实际应用，各项性能指标均满足要求。     

基于DSP和FPGA的多总线通信接口设计

基于数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)设计了一种嵌入式多总线通讯接口系统,实现了千兆以太网与1553B总线和CAN总线间的数据信息交互。DSP通过上层应用程序实现千兆以太网和1553B总线、CAN总线间的数据转换和处理。在FPGA内完成对1553B总线和CAN总线的逻辑控制和时序转换。对系统的总体方案设计、硬件构成、各模块功能的实现以及软件流程进行了设计和分析。在调试和试验过程中证实该系统通讯实时性强,性能稳定、可靠。     

时统信号数字传输终端的实现

时统信号数字传输终端把目前先进的数字通信技术用于靶场时间码传输，改变以往靠模拟通信信道传输时统信号的历史，使靶场时统传输精度提高一个档次。文中重点阐述了把时统信号的IRIG--B码经过码型和码速变换，使其能适应DDN、PCM以及其它数据通道传输，在接收端再反变换为B码的处理方法及其实现的过程。     

基于FPGA的1553B总线曼彻斯特编解码器设计与实现

曼彻斯特码作为一种数字编码技术,具有自带时钟、无直流分量等优点,在数字通信系统中具有广泛的应用。本文在分析曼彻斯特编解码原理和1553B总线协议以及收发器HI-1573工作时序的基础上,利用ISE14.7开发环境,采用VHDL语言,基于Xilinx公司Spartan6型FPGA实现通用型和可定制的曼彻斯特Ⅱ型编解码器设计,并通过ISE Simulator和XST进行时序仿真和综合优化,仿真结果验证了设计方案的逻辑功能。最后搭建UART硬件测试平台,验证了设计方案的硬件可实现性。     

一种数字化DS/BPSK接收机的设计方案

介绍一种新型DS／BPSK(Direct Spread／Binary Phase ShiftKey)接收机的设计方案。该接收机以DSP为核心，应用FPGA电路实现模块化设计，技术上采用基于快速傅里叶变换(FFT)的并行伪码快速捕获方式，AFC频率跟踪．科斯特环载波相位跟踪及延迟锁定环码跟踪等方式，可通过软件算法灵活实现。该接收机具有实时性强，及软件接口灵活的特点，可有效地应用于低信噪比的基于码分多士的测控系统中。     

基于1553B总线的接口卡设计

介绍了利用1553B协议处理器UT1553BBCRT设计基于PCI总线接口的1553B总线板卡，该板卡完整实现了总线控制器（BC）和远程终端（RT）功能，可为电子设备提供符合1553B标准的通信接口，多个板卡可组成1553B总线仿真测试系统。此外还介绍了PCI驱动程序和应用程序的编写。     

1553B总线在某制导控制系统中的设计与实现

比较了1553B总线与429总线的特点,概要介绍了1553B总线技术和DDC公司BU -61865芯片的功能和特性,简要论述了在某制导控制系统中利用DSP、FPGA和BU-61865作为远程终端RT实现1553B总线接口的硬软件设计方法.     

基于FPGA的扩频信号快速捕获电路设计与实现

针对扩频通信中长伪码序列的快速捕获问题,文中提出了一种基于FPGA的扩频信号快速捕获方法,来解决低信噪比条件下长伪码序列的捕获问题.该方法采用伪码100支路并行捕获的方案,从而大大减少的捕获所需的时间,有效地改善了系统的性能.同时,在Altera公司的Quartus II软件中,使用硬件描述语言VHDL和原理图相结合的方法进行了电路的设计实现.最后,把电路下载到Altera公司的StratixEPlSSOB956C6芯片中完成调试,测试结果表明该方法具有较快的捕获速度和较好的捕获性能.     

RS码译码器的VLSI设计

本文主要研究RS码译码器的VLSI设计优化方法. 分析RS码译码算法的原理,将适合计算机仿真计算的算法转换成适合硬件实现的结构,并对其进行优化. 设计并实现在FPGA上可以工作在10MHz时钟频率下的单周期硬件译码器.     

基于Matlab／Simulink的B码信号产生及传输过程仿真

运用基于Matlab／Simulink的动态仿真环境，论述了B码的产生、传输信道噪声对B码的影响、PCM对B码的影响等，揭示了B码信号的组成和产生原理，分析了噪声、信号数字化过程抽样、量化、编码、低通滤波等传输环节对B码信号的影响。     

B码分析研究与应用

通过对B码在时域和频域进行理论分析，对当前靶场B码传输过程中出现的问题给予理论上的解释，并提出为适应将来通信发展需要解调B码一些改进措施。     

低信噪比环境下的高精度伪码引信设计和分析

在分析普通伪码(PN)引信设计原理的基础上，提出了基于跟踪环路的伪码引信的设计原理和思路，并对码跟踪环的性能进行了推导和分析。详细分析了系统的性能，由仿真和分析可知该系统具有很高的定距精度(1σ定距误差小于0.1 m)，且具有低信噪比(SNR)工作能力，即具有低的发现和截获概率。该方案非常适合通过数字化器件用软件方法实现，增加了系统设计的灵活性和可重复性。     

高速大容量双冗余机载雷达数据记录仪设计

针对高速机载雷达数据传输速度快、数据量庞大的特点,设计了一种基于FPGA的高速大容量双冗余载雷达数据存储系统。系统以FPGA为逻辑控制中心,采用高速FIFO和Flash流水线操作实现了高速雷达数据无缝缓存和连续高速存储,并采用二维无效块检测列表刷新算法保证了双冗余数据的可靠性,减少了FPGA内部资源的占用。试验结果表明:系统工作稳定,记录数据完整准确,能够实现对传输速率为24Mi B/s高速并行雷达数据的双冗余存储。     

基于FPGA的大规模矩阵开关设计

高效、可靠的矩阵开关模块是测试系统实现通用性的关键，本文介绍了一种基于FPGA的大规模矩阵开关设计方案。该设计采用FPGA作为实现控制逻辑的核心部件，采用单片机控制FPGA的配置和工作过程。文中给出了具体的硬件电路设计，重点介绍了单片机的软件设计思路和FPGA的内部编程实现。该方案具有开关规模大、成本低、通用性强等特点，可广泛应用于PXI等大规模测试系统中。