一种FFT处理器的地址生成算法

通过对8点基2按时间抽取-快速傅里叶变换(DIT-FFT)、按频率抽取-快速傅里叶变换DIF-FFT流图的分析,总结出连续参加蝶形单元运算结点数据和旋转因子的地址产生规律.提出一种基2 FFT处理器中结点数据地址和旋转因子地址快速生成算法.该算法只需通过对几个相关寄存器进行移位操作,即可快速生成蝶形运算单元结点数据和旋转因子的地址.     

局部流水FFT处理器地址产生和系数存储负载的设计（英文）

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构.针对局部流水FFT处理器,主要推导了基于基16FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析.为有效解决局部流水结构FFT处理器的数据流控制问题提供参考.     

局部流水FFT处理器地址产生和系数存储负载的设计

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构。针对局部流水 FFT处理器,主要推导了基于基16 FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析。为有效解决局部流水结构 FFT处理器的数据流控制问题提供参考。     

基于CPLD实现可扩展(I)FFT处理器的设计

提出了基于CPLD(复杂可编程逻辑器件)实现傅立叶变换点数可灵活扩展的高速FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、读/写RAM地址规律、补码实现短点数FFT阵列处理结构以及补码实现CORDIC(坐标旋转数字计算机)算法的流水线结构等,输入数据速率为20 MHz时,1024点FFT运算时间约为50 us.     

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

可变2n点流水线FFT处理器的设计与实现

设计一种可以连续计算N点复数序列傅里叶变换(FFT)的流水线结构处理器,其序列长度N(为2的幂)可变.流水线结构由乒乓存储器将基本运算模块级联而成,对输入数据的顺序以及流水运算的级数加以控制便可计算不同长度序列FFT.给出了由序列长度控制输入数据倒序、旋转因子寻址以及数据输出的实现方法.数据采用块浮点表示,提高了运算精度.用硬件描述语言VHDL在寄存器传输级(RTL级)进行描述,并在单片FPGA上实现.该芯片可工作在80 MHz,连续计算时,处理长度为1 024点的序列仅需12.8 μs.     

基于FPGA的实时PFFT处理器的高效实现

摘要：
提出了一种在现场可编程门陈列（FPGA）器件上高效计算实时离散傅里叶变换（DFT）的处理器.该处理器采用实时质因子傅里叶变换（PFFT）算法实现,应用级联流水架构来获得实时处理能力;利用基于查找表（LUT）的分布式算法来获得与FPGA器件基本逻辑单元适配的特性;利用质数点DFT的循环卷积特性来显著降低LUT的规模.根据该方法,设计了一个16位、1 105点的实时PFFT处理器,并在Xilinx Virtex5 FPGA平台上进行了实现验证.结果表明,该处理器达到了比现有1 024点快速傅里叶变换（FFT）更少的资源占用和更高的资源利用效率.
关键词：

中图分类号： 文献标志码： A     

一种基于矢量基2×2的二维FFT高效结构

提出了一种基于时间抽取原位计算的高效并行的二维矢量基2×2快速傅里叶变换的硬件实现结构.该算法结构将N×N点数据分解为4个独立存储的部分来实现矢量基2×2蝶形计算单元4个操作数的并行访问,仅用一个二维分裂基蝶形运算单元对这4块数据进行二维矢量基快速傅里叶变换,利用无冲突访问方法完成对存储器的并行访问.推导出了该算法硬件实现结构下的各存储器数据地址存取公式和旋转因子的产生方法,并利用CORDIC算法实现旋转因子的产生来减少存储器的使用.该算法对N×N点数据进行二维离散傅里叶变换处理的时间仅为(N2/2)(lb N-1)个时钟周期,与以往算法计算时间的比较结果表明了该设计的有效性.     

超高速FFT处理器的研究

提出了在现场可编程门阵列(FPGA)上实现512点基-8快速傅里叶变换(FFT)算法的设计方案.方案采用了单芯片超高速的FFT处理器结构,满足了实时信号的处理要求.通过采用基-8算法、流水线结构以及32位的浮点数据,提高了FFT的运算速度并减少了FPGA内部的资源占用.本设计方案在100MHz的时钟下,完成了512点基-8 FFT运算需要,满足了高速数字信号处理的要求.     

基于分级存储并行运算的FFT处理器设计

研究了一种基于分级存储并行运算的改进快速傅里叶变换(FFT)处理器算法,通过减少对RAM存储器的读写次数降低功耗,采用并行运算方法减少数据处理时间.基于该算法以及改进的基-4蝶形单元设计了一款4096点FFT处理器.该处理器采用SMIC 0.18μm CMOS工艺设计实现,芯片核面积为9mm2,在slow工艺角条件下,版图后仿真最高时钟频率为192.3MHz,功耗为422mW@100MHz,最小处理时间为67.92μs.     

一种离散小波变换的快速分解和重构算法

通过对实序列的快速傅里叶变换算法的推导及Mallat算法原理的分析，根据离散小波变换（DWT）算法结构特征，提出了一种离散小波变换的快速分解和重构算法；给出了相应的算法步骤，从数学理论上对该算法进行了论证。结果表明与原有的快速小波算法（Mallat算法）相比，可显著减少信号与滤波器长度N较大（大于16）时小波变换的实乘次数（分解仅为（5log2N 7)N次，重构仅为4N（1 log2N)次）提高了运算速度，且该算法有着良好的并行性，易于数字信号处理器（DSP）的快速实现。     

关于Chebyshev-Legendre变换的表示及Matlab实现

在使用Chebyshev与Legendre耦合的谱方法求偏微分方程的数值解时,最耗费计算机时的是Chebyshev-Leg-endre变换。因此,如何有效地实现Chebyshev-Legendre变换就是一个重要的问题。本文讨论了Chebyshev-Legendre变换的数学表示以及数值实现。     

关于Chebyshev-Legendre表示及Matlab实现变换的

在使用Chebyshev与Legendre耦合的谱方法求偏微分方程的数值解时，最耗费计算机时的是Chebyshev—Leg—endre变换。因此，如何有效地实现Chebyshev-Legendre变换就是一个重要的问题。本文讨论了Chebyshev-Legendre变换的数学表示以及数值实现。     

短时DFT压扩器及其快速算法

针对传统压扩器需要检测峰值并存在混调误差、短时ＤＦＴ压扩器运算量大、计算效率低等问题，本文通过对传输信号进行序号模运算和引入循环相关，构造了一种新的高速化短时ＤＦＴ压扩器，在保证提高传输信号信噪比的前提下，有效地减少了频域压扩运算量和提高了计算效率，具有较大的理论意义和实用价值。     

频域多分辨分析及其对提取脑电特征波的应用

提出一种基于傅里叶变换的频域多分辨分析的新理念,对频域空间进行2进制多分辨分解,并用于分解脑电信号的4种脑波主要分量,以及研究脑电信号各种节律的动态特性.结果表明,该方法物理意义清楚,能获得比小波多分辨分析更多的信息,并能够有效提取脑电不同节律的时频特性,是一种新的描述脑电信号动态时频变化特征的定量定性分析方法.     

基于FFT的傅里叶光谱Matlab仿真分析

采用迈克尔逊干涉装置测定了钠光灯和汞灯的干涉图,利用傅里叶光谱中存在的干涉图和光谱图的变换关系,通过快速傅里叶变换（FFT）的方法分析了钠光灯和汞灯的辐射光谱.Matlab仿真分析结果表明,采用傅里叶变换光谱可以清晰地展现辐射源的辐射光谱.     

小波包时频分析方法的研究及应用

针对非线性、非平稳信号分析与处理方法不能满足某些特别的工程要求的问题,提出将小波包变换和短时傅立叶变换融合形成小波包时频分析技术.建立了一套较完善的小波包时频分析技术框架体系.给出了小波包时频分量谱与小波包时频分量幅度谱以及小波包时频谱与小波包时频幅度谱的算法.对小波包分解的直接算法、Mallat算法、混合算法在计算量和识别精度等方面进行了比较研究.应用Visual C++,OpenGL,photoshop等计算机软件工具和虚拟仪器技术开发了一套虚拟小渡包时频分析仪.能实现任意信号的小波包分解和显示.最后将小波包时频分析应用于仿真测试信号与实测机械磨床振动信号,发现小波包时频分析在识别奇异、辨别信号深层次细节方面具有较好的性质.     

实时可重配置FFT处理器的ASIC设计

设计一种能够完成4,16,64,256或1 024点复数快速傅里叶变换(FFT)处理器芯片.16,64点运算采用基-4级联流水线结构,256,1 024点采用二维运算结构,数据采用块浮点表示.使用Synopsys公司的综合及布局布线工具在SMIC CMOS 0.18 μm工艺上进行ASIC实现.该处理器芯片在100 MHz时钟频率连续工作时,处理一组1 024点FFT序列需要24.8 μs,每隔10.24 μs输出一组1 024点运算结果.该处理器芯片已应用于某宽带数字接收机中.     

基于矢量平均的相控阵天线校准方法

提出了一种适合于工程应用的新的相控天线校准算法——矢量平均法,通过一个8单元的线阵验证了该校准方法的正确性,并给出了该校准方法与常规FFT校准方法的实验结果对比情况.结果表明,在大动态下该方法具有更高的校准精度.