计算机控制系统高精度定时的实现

本文介绍在Ｗｉｎｄｏｗｓ操作下实现时控制系统精度定时的解决方案,着重了在Ｗｉｎｄｏｗｓ下对硬件时钟编程的实现方法。     

Microsoft Windows下定时采集数据的实现

本文结合生物电信号的采集，讨论了如何在Ｗｉｎｄｏｗｓ下实现数字信号的定时采集，首先分析了Ｗｉｎｄｏｗｓ计时器消息用于信号采集的不足，最高采样频率低、采样间隔不均匀、易发生数据丢失。然后给出了解决方法：在Ｗｉｎｄｏｗｓ中巧妙使用与之不兼容的函数ｄｅｌａｙ（）。从而实现了Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ下数据的定时采集。     

编程实现为 Windows 95 加口令

本文介绍了一种通过编程实现为 Ｗｉｎｄｏｗｓ ９５加上口令的方法,可以达到限制非法用户使用 Ｗｉｎｄｏｗｓ ９５的目的,增强了微机数据的安全性。     

Windows工业控制应用探讨

本文在分析工业控制系统特点的基础上，讨论了基于Ｗｉｎｄｏｗｓ平台的工业控制软件的开发思路，最后着重阐述了Ｗｉｎｄｏｗｓ环境下定时实现的各种方法。     

Windows下高精度定时的实现

高精度定时是许多工业控制过程中的关键技术．在简要分析了Ｗｉｎｄｏｗｓ的基本运行机制之后;给出了Ｗｉｎｄｏｗｓ中常用的一些定时方法,并作了必要的比较．     

利用未公开的Windows核心技术实现控制程序的高精度定时

在Ｗｉｎｄｏｗｓ操作系统下实现实时控制系统高精度定时的解决方案及对硬件时钟编程的实现方法。     

Windows环境下的巡回检测数据采集的实现

本文介绍了Ｗｉｎｄｏｗｓ环境下巡回检测数据采集软件的开发方法,提出了对多个不同频率信号同时进行数据采集的分层循环采集法,并讨论了在ＭＳＷｉｎｄｏｗｓ环境下实现软件精确定时的方法,保证了采样频率的准确可靠。     

亲自动手组建自己的局域网

Ｗｉｎｄｏｗｓ系统（包括Ｗｉｎｄｏｗｓ ９５,Ｗｉｎｄｏｗｓ ９８,Ｗｉｎｄｏｗｓ２０００等）提供了一种很方便的局域网连接方式,即工作组连网方式。利用Ｗｉｎｄｏｗｓ系统的这一功能,我们很容易将家庭之间或单位部门内部的计算机连接成一个小局域网,不仅可以做到软硬件资源共享,运行Ｎｅｔｍｅｅｔｉｎｇ还能实现简单的网上会议功能。１硬件连接 联网硬件包括：网卡,电缆,接头,集线器。现在市面上这几种硬件品种很多,价格也不贵,我们可以根据自己的需要和局域网的规模酌情选择。 １）网卡 建议使用ＰＣＩ总线类型的以太网…     

加速Windows98

Ｗｉｎｄｏｗｓ９８是一个比Ｗｉｎｄｏｗｓ９５慢的操作系统。与Ｗｉｎｄｏｗｓ９５相比,它要求更多的系统资源,在一定程度上影响了ＰＣ的性能。在此,笔者根据经验,介绍一些提高速度的方法供大家参考。１．不要自动启动任何内容没有什么会比让计算机在每次启动时运行许多程序更慢的了。要阻止程序在计算机启动时装入程序,只需在Ｗｉｎｄｏｗｓ的资源管理器中打开Ｃ：＼Ｗｉｎｄｏｗｓ＼ＳｔａｒｔＭｅｎｕ＼Ｐｒｏｇｒａｍｓ＼ＳｔａｒｔＵｐ文件夹,并删除里面的程序快捷方式即可。Ｗｉｎｄｏｗｓ９８的“系统信息”工具（“开始”＼…     

Windows98对等网络的实现方法

在大专院校的计算机机房里．为了便干计算机的管理和使用．基本上都采用 ＮｅｔＷａｒｅ网络集成或 Ｗｉｎｄｏｗｓ ＮＴ网络集成,这两者都需要专用的服务器,然而对于一些不足十台计算机的小型机房来说,拿出一台计算机作为专用服务器似乎有些浪费。Ｗｉｎｄｏｗｓ９８对等网络集成,既省去了专用服务器,又能使得各台计算机的资源实现共享,我们院的研究生机房就是采用了这种方法。下面我把９８对等网的实现方法作一介绍。１硬件的安装 首先为每台计算机安装网卡,网卡插在计算机的扩展槽内。其次将每台计算机用网线连接起来,可以使用同…     

DDR3时序分析与设计

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但其时序的分析与设计实现仍然比较困难。针对某自研处理器及服务器主板设计,简要介绍了DDR3源同步信号传输的基本原理,使用时域信号仿真工具,量化分析了DDR3系统通道中影响时序的主要因素,并对DDR3的写操作时序进行了分析与裕量计算。仿真结果表明,信号占空比失真程度随着信号ODT值的改变和同时开关的I/O数目增加加剧了3%～5%,而串扰引入的时序偏斜可达218ps。     

长时间高精度定时在PLC中的实现

常用的PLC定时方法,最大定时误差为2至3倍的扫描周期加上输入滤波器滤波时间,一般为几十毫秒,使用中断定时,可以达到毫秒级的精确度,但是由于PLC为16位寄存器,毫秒定时器只能实现几十秒定时,不能满足很多场合的要求。在此提出两种方法,解决了中断定时的时间长度问题,使PLC可以实现1ms和0．1ms精度的长时间定时。     

并行窗口算法在防御RSA计时攻击中的研究

模幂运算是RSA公钥密码算法中最基本也是最耗时的运算。为了防御计时攻击,一般采用以“绑定法”为代表,影响运算性能的模幂算法。文章指出并行窗口算法在不牺牲性能的条件下,对于RSA计时攻击有内在的免疫能力,并在特定条件下可以有效提高RSA密码算法的运算速度,具有推广的价值。     

ETSG-SMT:一种SMT时间信道安全问题描述模型

同时多线程（simultaneous multi-threading,SMT）技术是现代高性能处理器的标配技术,是提升线程级并行度的重要微架构优化技术之一.SMT技术在带来性能提升的同时,也引入了新的时间信道安全问题,相对于跨核、跨处理器,SMT技术下的时间信道安全问题更难应对和防护,且陆续有新的安全问题出现.当前缺少一种系统描述SMT环境下时间信道安全问题的方法.从利用SMT技术产生时间信道的原理入手,聚焦SMT环境下共享资源产生的时间信道及其攻击机理,基于拓扑排序图（topological sort graph,TSG）模型,结合数据流分析扩展得到一种适用于SMT环境下的时间信道安全问题描述模型——ETSG （extended topological sort graph,扩展的拓扑排序图）-SMT.首先介绍SMT环境下时间信道安全问题利用和防护的技术特点以及使用TSG模型分析SMT环境下时间信道安全问题的限制与不足;然后在TSG模型基础上,针对SMT技术特征及其安全问题的形式化描述特点,结合数据流分析技术形成一套新的建模方法;最后,通过将ETSG-SMT模型应用到SMT环境下现有的攻击方法和防护案例推导中,证明使用ETSG-SMT模型对SMT环境下时间信道原理分析和防护技术推导有很好的应用价值.     

A sensitive network jitter measurement for covert timing channels over interactive traffic

In order to reflect the network transmission quality, some network state feedback mechanisms are provided in the network protocol. In the RTP, the jitter of the packet transmission delay is fed back through the jitter field in the RTCP packet. This feedback value is a very important reference data when the covert timing channel is established. However, the sending frequency of the RTCP packet is low and the feedback value of the RTCP packet are only the jitter value of the last RTP packet associated with this RTCP packet when it is sent. Therefore, the jitter feedback mechanism in the existing RTCP protocol has the problem of lack of feedback on the network state during the period between two RTCP data packets. As a result, the feedback value is highly susceptible to extreme values, which prevents it from providing an accurate numerical reference for establishing covert channels. Therefore, in this paper, a buffer was established between the last RTCP packet and the current RTCP packet. And we choose to set the interval is n RTP packets and record the corresponding position jitter value in the buffer. The data in the buffer is averaged, and the mean value is weighted and averaged with the jitter value of the current RTCP packet as a new jitter feedback value. The effect of the extreme value on the feedback value is reduced, thereby it contribute to the improvement of the feedback energy for the state of the network. In addition, the bit error rate generated by establishing a simple covert timing channel for data transmission under different network conditions is compared with the change of two jitter feedback values. It is verified that there is a positive correlation between the feedback value of the new feedback mode and the error rate. through the comparison It is verified that the new feedback method can provide a more accurate reference for the establishment of covert channels.

     

基于DDR SDRAM 控制器时序分析的模型

定义了时钟单位阶跃信号C（n）,提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法;通过对所设计的DDR SDRAM控制器的读写时序的分析,建立了控制器主要信号的时序表达式,并利用所建立的时钟逻辑方程对DDR控制器的读过程进行了简单的分析。这种方法可以应用到内存系统的带宽和延时估计方面,比较直观。     

基于1DCNN的二阶段OFDM系统定时同步方法

针对存在多径干扰的正交频分复用系统的定时同步准确性低的问题,提出基于一维卷积神经网络（1-D CNN）的二阶段OFDM系统定时同步方法。在第一阶段,利用经典互相关方法实现路径特征初始抽取,捕获可分辨路径上的定时辅助同步点;基于定时辅助同步点构建1-D CNN网络学习第二阶段中的定时偏移;最后,结合两阶段处理,获得系统最终的定时同步偏移估计。相比于基于压缩感知的定时同步方法和基于极限学习机的定时同步方法,所研究的二阶段OFDM系统定时同步方法提高了定时同步准确性,并有效地降低计算复杂度与处理延迟。     

接口时序一致性连续定量监测技术研究

为了解决电气系统接口时序一致性的长期连续定量监测问题,设计了一种基于对比测试的时序一致性监测系统。该系统通过建立时序参数的描述模型将时序约束统一为约束矢量并通过图形化界面输入,约束矢量包含时序参数的测点及约束条件。将理想时序周期内同一事件下各信号的逻辑值编为事件码并按事件先后顺序排列,以事件码序列为码型触发的模式序列,基于设计的DEW-BM算法捕获与模式序列匹配的目标数据序列并计算其中各时序参数的测量值,通过验证测量值是否满足约束不等式给出接口时序一致性的监测结果(Pass/Fail)。测试结果表明,监测系统能够正确捕获目标信号,时序一致性分析结果与理论期望结果一致,监测系统具有一定的正确性和通用性。     

基于STM32及GSM技术的智能插座设计

随着当代科学技术的进步,人工智能已经逐步走进了日常的生活中,智能化设备虽然给我们的生活带来了极大的便利,但是也给人们生活带来了更多的用电隐患。为了解决这一问题,该文基于STM32单片机及GSM通信技术设计了一种可进行远程控制开关及定时的家用220 V插座。该文对整个项目的软件框架及硬件设计进行了较为详细和系统的阐述。文中所设计的插座功能全面、便于控制、造价成本较低,具有一定的市场价值和应用价值。