基于EPP并口的视频芯片验证

增强型并口(EPP)是一种PC机与外设之间简单而可靠的通讯手段。文章使用硬件描述语言Verilog,实现了基于该协议数据读写规范的EPP上传和下载IP核设计,以标准的同步FIFO接口,为FPGA原型与PC机提供实时芯片验证的中间输出和测试矢量输入。并以JPEG2000编码芯片和数字视频解码芯片的验证实例,说明了该IP核在复杂芯片设计的实时验证中的有效应用。     

基于FPGA的高速加密卡设计与实现

为增强数据信息的安全性,设计了一种基于FPGA的高性能加密卡。该加密卡通过PCI Express总线与主机通信,由FPGA芯片内置的NiosII软核处理器和PCI-E硬核分别实现控制器模块与通信接口模块功能;采用SM1、RSA算法对数据进行加密或解密。将加密卡的数据通信和算法控制等功能集成在单片FPGA芯片上实现,优化了电路结构、提高了加密卡的稳定性和可靠性。实际测试结果表明,所设计的加密卡功能正确,运算速度快,达到了预期的目标,具有良好的应用前景。     

增强型并口EPP模式下多路压力传感器采集系统

介绍了基于计算机增强型并口EPP（Enhanced Parallel Port）的多路电感调频式压力传感器（BTY4）频率数据采集系统.根据增强型并口EPP特殊的工作方式,使用74HC138译码芯片及简单逻辑门电路,巧妙地分离出读地址信号、读数据信号、写地址信号、写数据信号4种片选信号.该系统利用82C54芯片计数功能方便地提取传感器频率数据后,计算机通过并口EPP实时采集芯片的数据,修正后计算出压力数据,并显示压力变化的统计图.系统基于总线设计思路,利用地址复用功能简单方便地实现对多通道输入数据的采集.系统实用、成本低、功能强,是利用EPP实现便携式高速数据采集的一个合适的方案.     

面向FPGA芯片开发的测试方法设计与实现

针对自主研发的SOI-CMOS工艺FPGA芯片VS1000,开发出一种FPGA测试工具(VVK)软件系统.VVK是借助Verilog HDL描述电路和UCF约束电路的特性开发并实现的全自动测试方法.其意义在于解决了设计FPGA芯片过程中面临的最冗繁棘手的验证和测试难题,可以实现FPGA全芯片、内部各种逻辑模块的功能结构的验证和测试.该工具可以用于FPGA流片前的行为级、晶体管级的仿真和验证、FPGA圆片测试、以及FPGA芯片抗辐照测试.验证和测试的结果证明了这套方法的正确性、高效性,同时这种测试方法也适用于其他架构FPGA的测试.     

SJA1000芯片Motorola总线模式与EPP的配合使用

根据CAN总线控制器芯片SJA1000的Motorola总线模式的时序，结合增强并口(EPP)协议的4种数据传输周期特性，设计实现了一种硬件实现容易、数据传输速率高的CAN总线监控节点。可作为EPP和其它具有Motolora总线模式芯片的接口设计的参考。     

基于FPGA的UART设计与实现

将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了fifo、有限状态机,实现了FPGA片上UART的设计,给出了仿真结果,并且作为独立模块通过了DSP与计算机之间的数据通信测试。     

EPP增强型并行端口IP核的VLSI设计

提出一种EPP增强型并行端口IP核的VISL设计思想及实现方案。介绍了EPP并口以及IP核的知识,给出该IP核的硬件实现结构。提出的设计方法具有可扩展性好,实现灵活的特点。该IP核很容易通过编程的方式实现与多种外部设备通信,并不依赖于主机的模式限制,可广泛用于多种FPGA开发系统中。     

基于ＦＰＧＡ和单片机的数字示波器设计仿真及实现

使用EDA技术设计了一种通过现场可编程逻辑门阵列（FPGA）来实现数字示波器,采用FPGA加单片机为核心的顶层设计方案。输入信号通过AC/DC耦合电路、衰减电路和程控放大等电路进行调整,经过A/D转换器将模拟信号转换为数字信号后送到FPGA内进行频率计算、数据存储并控制模块不停采集数据,单片机将筛选后的数据通过串口发送给上位机实现波形检测。系统采用自上而下的设计方法分析各个电路模块,使用Verilog HDL语言设计各电路模块并在QuartusⅡ软件环境仿真实现。通过硬件测试系统各功能正常,整个系统集成度高、成本低廉且使用方便。     

数字声波测井的数据采集与处理电路设计

针对多通道数字声波数据采集时序控制复杂的特点,设计了一种基于DSP和FPGA的声波数据采集与处理电路。该设计采用每个通道设计由独立的ADC转换模块进行处理,同时使用单片DSP和单片FPGA进行数据汇总和协调处理,设计中在FPGA内部构造2个双端口RAM作为模数转换器和DSP之间的数据缓存器,电路协调一致地完成4路信号的...     

基于FPGA的高速数据采集系统设计

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。     

基于FPGA的EPP接口技术在多道核谱分析仪中的应用

介绍了一种采用EPP（Enhanced Parallel Port）接口技术的多道核能谱数据采集系统及其现场可编程门阵列（Field Programmable Gate Array，FPGA）实现，阐述了EPF10K20与A／D转换器和EPP接口的设计以及在FPGA中设计先进先出队列（First In First Out，FIFO）缓存、控制逻辑等的软、硬件技术要点。以FPGA技术设计传统核数据采集系统中的数字电路部分，提高了系统工作的稳定性，并且可以在线升级。而在与上位通信接口上选择EPP接口的方式，使得数据最大传输速率可达2Mbps，保证了核数据采集系统对数据传输速率的要求。     

数据采集系统ADC接口设计与实现

本文提出了基于AD7981的数据采集系统ADC接口设计方案.从硬件设计和软件开发两个方面阐述了ADC接口的具体设计和实现方法.ADC接口电路采用模数隔离设计,防止噪声串扰.模数转换芯片性能优越,留有较大的性能余量,扩展了系统的使用范围,前端信号调理电路引起的噪声和误差控制得当,使得ADC接口电路具备较高的准确性和可靠性.     

基于FPGA的数据采集电路设计

数据采集技术被广泛应用于电子、通信、医疗器械、工业仪表等行业中。文中介绍了一种基于FPGA的数据采集电路设计,该电路采用了ADC＋FPGA＋USB的实现方案,在对电路总体设计进行阐述的基础上,给出了各个主要电路的设计方法。该数据采集电路由于采用了FPGA作为数据处理平台,其可编程特点使得该系统具有较强的通用性和实用价值。     

USB通信技术在自动测试系统中的应用

介绍一种基于USB通信技术的自动测试系统ATS(Automatic Test System)设计方案.采用EZ-USB FX2单片机的GPIF方式建立计算机与中控FPGA的高速数据传输通道,将不同类型的测试信号经FPGA数据处理后.由相应的调理接口电路传送至测试对象完成测试功能.详细阐述并分析USB工作原理及系统软硬件设计.并结合实践测试验证该方案的可行性和通用性,该设计具有很高的实用价值和应用前景.     

AD977A在脑电信号采集系统中的应用

脑电信号数据采集是脑电研究的基础,其中模／数转换是整个采集系统的核心。提出了基于FPGA和AD977A的脑电信号数据采集系统设计。给出了数据采集系统功能框图以及AD977A模数转换器的特点和工作原理,设计了基于FPGA的接口电路。该采集系统集成度高,电路可靠性好,通用性强。     

USB通信技术在自动测试系统中的应用

介绍一种基于USB通信技术的自动测试系统ATS（Automatic Test System）设计方案。采用EZ—USBFX2单片机的GPIF方式建立计算机与中控FPGA的高速数据传输通道．将不同类型的测试信号经FPGA数据处理后．由相应的调理接口电路传送至测试对象完成测试功能。详细阐述并分析USB工作原理及系统软硬件设计．并结合实践测试验证该方案的可行性和通用性,该设计具有很高的实用价值和应用前景。     

基于FPGA的数字中频信号处理平台的设计与实现

随着通信系统对信号处理的要求不断提高,传统芯片难以满足高速处理的要求。 FPGA 以并行处理能力强、集成度高、可系统重构等特点得到了广泛应用。本文设计了以高性能 FPGA 为核心,具有嵌入式 ARM 的 SOC 功能,结合 CPLD、DSP、ADC 等技术,组合 SDRAM、 FLSAH 存储器等外围电路构建一款中频数字信号处理和数据处理平台。经工程实践验证,系统设计可靠、运行稳定。     

基于FPGA的GPR与PC机通信系统研究

本文首先简要分析GPR／PC机通信系统的构成原理和常用的各种方案,依据本探地雷达系统的结构特点和数据传输特点提出EPP通信模式及相应的灵活高效的SOPC解决方案并作了深入分析。然后采用性价比高的FPGA Cyclone芯片设计其硬件模块并完成仿真,根据WDM体系编制了应用程序模块并通过调试。     

基于FPGA实现根升余弦滤波器的研究

本文研究了数字通信系统中发送端的根升余弦滚降滤波器的原理和多相结构,分析讨论了该滤波器基于分布式算法(DA)和CSD编码的FPGA设计,并用ALTERA公司的FP-GA芯片进行了验证,最后给出了结果比较和分析。本文对基于FPGA的无线通信modem的设计有重要意义。