支持像移补偿功能面阵CCD相机驱动电路系统

为了设计一种支持电子式像移补偿功能的高帧频大面阵CCD驱动电路,满足像移补偿功能.论文首先给出了大面阵CCDFTF5066M的基本驱动电路,然后在其基础上通过增加一个像移补偿时序发生器与主时序发生器SAA8103配合工作来实现电子像移补偿,给出了像移补偿发生器内部设计结构,所增加的像移补偿时序发生器只用于产生曝光期间所需的几个垂直转移驱动时序和转发SAA8103 产生的时序信号.选择了FPGA作为像移补偿时序发生器,并且进行了时序仿真.最后对设计的驱动电路进行了室内像移补偿实验验证,取得了很好的补偿效果,该驱动电路系统支持最大帧频可达2.7 F/s,信噪比达到了66 dB.该驱动电路能方便地选择输出通道数量和输出方式,使相机适用于不同的场合.     

高分辨率大面阵CCD相机的高帧频设计

目前采用高分辨率全帧CCD FTF4052作图像传感器的航拍相机帧频一般不超过1 f/s,不能满足高帧频应用.文章对FTF4052基本驱动电路进行了改进,利用CCD四个输出放大器进行同时输出,使最高帧频达到了3.4 f/s.介绍了四路输出时CCD驱动时序、前端处理电路、直流偏置电路、接口电路等的设计.改进后的驱动电路能满足多种航拍相机的应用要求.     

KAI-2093型面阵CCD多模式驱动时序设计

针对某航空相机的设计要求,提出了一种可行的多模式驱动时序设计方法。采用柯达公司的KAI-2093行间转移型面阵CCD传感器,结合它的结构特点和双通道数据传输的思想分析了传感器驱动时序关系,提出了3种驱动模式:binning、no-binning和TDI模式。以Altera公司的FPGA芯片EP1C6Q240作为时序发生器并实现数据的缓存和拼接,从而实现了时序发生器与数据处理器的一体化设计。在QUARTUSII7.0开发环境下采用VHDL语言编程,通过Modelsim AE6.1b实现数据缓存器的仿真。实测结果表明,所设计的驱动时序满足KAI-2093的时序要求,binning模式下帧频可达60帧/s,120帧/s等,满足高速跟踪要求;no-binning模式下全帧输出帧频可达30帧/s;TDI模式下能保证CCD长时间工作而不影响成像质量,该设计方法提高了系统的集成度和抗干扰能力。     

高分辨率全帧CCD高速驱动设计

目前采用高分辨率全帧CCD作为图像传感器的航空遥感相机输出帧频低、驱动设计灵活性低,应用受到限制.为提高全帧CCD相机应用水平,通过FTF5066M驱动电路结构和时序关系分析,采用分离器件设计了全帧CCD的稳压变换电路、偏置电压电路和水平垂直驱动电路.利用FPGA设计了四通道高速并行输出的时序脉冲产生电路,克服了传统单通道输出方法的速度限制.试验中,该驱动电路利用MVC3000F镜头成功采集到高速图像.实验表明,本驱动设计配置灵活,输出帧频从0.7fps提高到2.16fps,充分满足了航空遥感相机的高帧频要求.     

高帧频面阵CCD探测器应用技术研究

分析了高帧频帧转移面阵CCD的工作机制,设计了驱动电路和信号处理电路,获得了帧频为130帧/秒的高清晰图像,并提出了一种采用遮光板来提高帧频的新方法.该方法将帧频提高到了400帧/秒,具有较高的有效曝光比,并进一步改善了图像的质量.     

行间转移型面阵CCD成像系统设计

采用行间转移型面阵CCD KAI-1020作为图像传感器,以现场可编程门阵列（FPGA）为核心控制器,设计并实现了一个完整的成像系统。FPGA产生驱动时序、控制CCD上电顺序、调节曝光时间,并实现数据缓存。CCD模拟视频信号经过预处理,通过同轴电缆传输到CCD专用视频处理器进行相关双采样和模数转换,以10位像素深度输出到FPGA,数字视频信号经过差分芯片驱动以低压差分信号（LVDS）格式输出到数据采集卡。集成化视频处理电路提高了系统的信噪比,改善了成像质量。实验表明,CCD成像系统工作稳定可靠,像素读出时钟为10 MHz时,帧频为10帧/s。设计的CCD成像系统性能好、可靠性高、实现周期短,具有很强的可扩展性。     

高分辨率大面阵CCD相机高帧频设计及其非均匀性的校正

目前采用高分辨率全帧面阵CCD FTF5066M 作图像传感器的航拍相机帧频一般不超过1 fps,为了满足高帧频应用,文中首先介绍了全帧型面阵CCDFTF5066M 的基本驱动电路,并对其进行了改进,利用CCD 4个输出放大器进行同时输出,使最高帧频达到了3.4 fps,介绍了4 路输出时CCD驱动时序、前端处理电路、直流偏置电路、接口电路等的设计,改进后的驱动电路能满足多种航拍相机的应用要求。然后对全帧型面阵CCDFTF5066M 的非均匀性进行了分析,并建立了一种响应非均匀性检测系统。利用该系统分别对面阵CCD5066M 的4 个象限之间的非均匀性和每个像元之间的非均匀性进行了检测。在CCD 响应度为线性的基础上,提出了两点校正算法并对非均匀性进行校正。通过校正4 个象限响应灵敏度的标准偏差降低到原来的1/13。通过对鉴别率板的重新拍摄,可以看出面阵CCD 的非均匀性得到了明显的改善。     

基于FPGA的高速长线阵CCD驱动电路

高速长线阵CCD相机主要用于航天推扫系统等高速图像数据的采集。本文以DALSA公司生产的IL-P4线阵CCD为例,研究了一种基于FPGA的高速线阵CCD驱动电路的设计方法,首先,分析了线阵CCD的基本结构和工作原理,并阐述了IL-P4驱动信号的时序要求。在ISE 13.4开发系统上,运用Verilog描述的分频器,设计了基于Xilinx公司的Spartan 3E平台的驱动电路。最后,采用ISIM软件进行仿真,并用示波器测试出FPGA输出的驱动脉冲。仿真和实验结果表明,FPGA输出结果完全符合IL-P4的高速驱动信号时序要求。本研究对长线阵高速CCD驱动电路的设计与实现具有较好的参考价值。     

基于FPGA的多通道面阵CCD拼接成像系统

针对现有的CCD系统技术无法同时满足大面阵与高帧频的问题,提出了一种基于FPGA的高速多通道CCD拼接系统。采用智能化的AD芯片,配置生成精确且接收反馈的CCD驱动信号。调用FPGA内置的IP核,利用乒乓操作的思想操控DDR2完成多通道图像的拼接,百万像素CCD以100帧的速度处理。对多通道影响图像非均匀性进行分析,将处理图像的得到的参数反馈给AD芯片,实时调整各通道的增益,在硬件驱动电路上完成自适应非均匀性校正。经验证,该系统极大地提高了大面阵CCD的显示帧频,多通道拼接后获得较高成像质量。     

一种高分辨率面阵CCD驱动及采集电路设计

针对高分辨率面阵CCD驱动及采集需求,研制了一种以双AD9920与FPGA为核心的CCD驱动及采集电路单元、利用AD9920硬件特性,设计了树状层次的驱动时序结构,将时序分为模式、场、垂直序列、垂直图样组四种层次。通过FPGA对各时序层次的动态组合和参数控制,建立了高内聚、低耦合的驱动时序模块,产生了精确同步的6路CCD驱动信号,实现了高分辨率图像的双通道A/D采集。通过可见光CCD成像实验表明,设计的电路达到了主要技术指标:图像分辨率为7 326×5 494,采集时间为1.3 s/帧,动态范围达到65.7 d B。