共查询到20条相似文献,搜索用时 218 毫秒
1.
2.
雷达频率源中直接数字频率合成(DDS)的触发抖动会导致发射信号之间的相位突跳,破坏了相参雷达严格的相参性要求,相当于对发射信号添加了一种随机的二相调制,会导致相参雷达的相参积累损失和恶化动目标显示(MTI)雷达的改善因子.文中介绍了DDS技术在雷达频率源中的应用,以及雷达频率源中DDS的触发抖动引起的发射信号之间的相位突跳,最后指出DDS在雷达频率源的应用中,避免DDS的触发抖动导致发射信号之间相位突跳的方法. 相似文献
3.
针对正弦相位调制(SPM)干涉测量技术用于位移测量时,调制频率对干涉信号相位解调的影响,提出一种调制频率的优化选择依据.通过对干涉信号的频谱进行分析,发现当被测位移幅度较小时,较小的调制频率即可满足相位解调的要求;而当被测位移较大时,必须相应地增大调制频率,才能获得比较准确的测量结果.模拟计算以及实验结果表明,被测位移信号的幅度每增大四分之一测量光源波长,调制频率需要相应增大4倍于被测信号频率的大小,才能满足正弦相位调制位移干涉测量技术信号处理的需要. 相似文献
4.
5.
6.
CPT磁力仪是一种用于微弱磁场测量的新型高灵敏度原子光学磁力仪,针对CPT磁力仪垂直腔面发射激光器电流调制需要产生低相位噪声调制信号,提出了一种基于锁相环频率合成器的方案。该方案从CPT磁力仪的基本原理出发,分析了CPT磁力仪对调制信号的频率要求,根据锁相环频率合成基本原理,采用锁相环仿真软件ADIsimPLL完成了频率合成器中关键模块参数的确定,产生了高精度、低相噪以及杂散性好的3.4 GHz频率信号,并对系统性能进行了仿真分析。经仿真测试表明,锁相效果良好,性能可靠,可以满足CPT磁力仪的研制。 相似文献
7.
锁相环电路具有良好的相位误差控制功能,可实现电路输入信号与输出信号频率之间的同步。基于设计一种行扫描锁相环电路,采用EDA仿真软件Multisim2001,利用Multisim强大的电路设计和仿真功能,完成对锁相环电路的设计。仿真结果表明,所设计电路实现了对相位的锁定功能,同时依托multisim灵活简便的仿真环境,还可通过改变元件参数,并结合观察各点波形的变化,而找到电路的最佳锁相范围数据,为PCB设计与制作节省了设计成本。 相似文献
8.
9.
在用数字电路构成广泛应用于通信系统的同步提取及检波的锁相环实验过程中,大都存在一个共同的问题,即一旦提高抖动抑制效果,就会使同步范围变窄。这是因为利用量化相位差的信号只能控制系统的输出相位之缘故。本文所研究的锁相环为利用二值量化相位差的信号控制系统的输出相位,与此同时控制自由频率在宽带内进行同步,通过实验及分析确认了其工作原理。在分析过程中,求出了系统的自由频率固定情况下的输出相位分布,并以自由频率状态下的存在概率做为权重将其相加。所求得的输出抖动和同步状态与实验完全一致。使用这种锁相环,虽然可以将输出相位抖动抑制到很小,能扩大同步范围,但是在宽带内为了提高过渡特性,必须检测相位羞及频率差。 相似文献
10.
11.
信号源的合成技术按频率合成的方法可分为三大类:直接式频率合成,锁相式频率合成和直接数字式频率合成.以Peregrine公司的一款高性能单片锁相环频率合成器PE3236为例,介绍了微波信号源发生器研制中的关键实现技术,并给出部分实验测试数据. 相似文献
12.
频率调制连续波(FMCW)的产生(即FMCW信号源)是声表面波射频识别系统频域采样阅读器的重要组成部分。为了满足扫频速度、带宽和线性度等要求,采用直接数字频率合成器(DDS)与锁相环(PLL)混频,并结合IQ调制的方式设计了超高频FMCW信号源。实际制作了信号源电路,DDS芯片输出I、Q两路正交信号,并分别以差分形式传输至IQ调制芯片进行上变频。测试了DDS输出信号的差分、正交特性,分别对信号源产生的单频信号和扫频信号进行了测试。最后搭建系统对声表面波标签进行测试。测试结果表明信号源设计的有效性。 相似文献
13.
14.
15.
针对图像传感器中传统锁相环(PLL)存在的功耗高、抖动大,以及锁定时长等问题,提出了一种基于计数器架构的低功耗、低噪声、低抖动、快速锁定的分数分频全数字锁相环(ADPLL)设计方法。首先,采用动态调节锁定控制算法来降低回路噪声,缩短锁定时间。其次,设计了一个通用单元来实现数字时间转换器(DTC)和时间数字转换器(TDC)的集成,以降低该部分由于增益不匹配引起的抖动。基于180nm CMOS工艺的仿真结果表明,在1.8V电源电压下,该ADPLL能够实现250MHz~2.8GHz范围的频率输出,锁定时间为1.028μs,当偏移载波频率为1MHz时,相位噪声为-102.249dBc/Hz,均方根抖动为1.7ps。 相似文献
16.
传统的PLL(Phase Locked Loop)电路受限于环路参数的选定,其相位噪声与抖动特性已经难以满足大阵列、高精度TDC(Time-to-Digital Converter)的应用需求.本文致力于PLL环路带宽的优化选取,采取TSMC 0.35μm CMOS工艺实现了一款应用于TDC的具有低抖动、低噪声特性的锁相环(Phase Locked Loop,PLL)电路,芯片面积约为0.745mm×0.368mm.实际测试结果表明,在外部信号源输入15.625MHz时钟信号的条件下,PLL输出频率可锁定在250.0007MHz,频率偏差为0.7kHz,输出时钟占空比为51.59%,相位噪声为114.66dBc/Hz@1MHz,均方根抖动为4.3ps,峰峰值抖动为32.2ps.锁相环的相位噪声显著降低,输出时钟的抖动特性明显优化,可满足高精度阵列TDC的应用需要. 相似文献
17.
C. Mannino H. Rabah S. Weber C. Tanougast Y. Berviller M. Janiaut 《International Journal of Electronics》2013,100(12):843-861
This paper presents a totally digital phase locked loop (PLL) used for the recovery of a MPEG-2 decoder clock. The All Digital PLL (ADPLL) is implemented with a frequency synthesizer based on a new technique for phase shifting, avoiding the phase accumulation of ADPLL using a ring oscillator or avoiding the multiphase generation if a delay-locked loop (DLL) is used. The strongest point of the proposed configuration is the possibility of implementing as many ADPLLs as needed in a single circuit, in the limit of the circuit resources, without additional external circuit. The transfer characteristic, frequency resolution and jitter performance are computed and discussed. Then, the ADPLL resources and the ADPLL performances in term of time response and jitter are reported. 相似文献
18.
J. N. Lygouras K. N. Tarchanidis G. Tsalides 《International Journal of Electronics》2013,100(1):107-118
This paper presents a new digital technique for measuring the concentration of the suspended sediment and dye materials in fluids. The method is based on the measurement of the attenuation of a sinusoidally modulated light beam penetrating a small sample volume of the fluid. The method of direct digital synthesis is used to produce a sine wave in the input stage, giving a high stability in the amplitude and frequency of the light-beam modulating waveform. This sinusoidal waveform drives six infrared or colour light emitting diodes, depending on the material to be detected. The system facilitates optical fibres to transfer the optical signal to and from the sampling point. The collected light is converted through photodiodes to an attenuated sinusoidal electrical signal. In contrast to the conventional optical sediment detection devices, here synchronous amplitude demodulation is used instead of conventional analogue low-pass filters. Therefore, the information concerning the amplitude is pure and a very high signal to noise ratio can be achieved. The use of a sinusoidal waveform instead of rectangular pulses having high harmonic content results in less influence on the receiver from higher frequencies. The above improvements resulted in a high resolution instrument. 相似文献
19.
针对传统光损耗测试仪存在预热时间长、温度变化对红外光源输出功率变化影响较大等不足,提出了用正弦波信号对红外光源进行调制的方案。此方法有效解决了这些问题,获得了较好的测试效果。首先,介绍了三种正弦波信号的产生方法,其中直接数字式频率合成(Direct Digital Synthesis, DDS)方法产生的正弦波具有较高的频率分辨率和频率稳定度。其次,介绍了DDS芯片AD9832的内部构造及转换原理,将其产生的正弦波信号应用到光损耗测试仪中。比较了正弦波信号调制前后以及预热前后红外光源功率的变化情况。结果表明,经过正弦波调制的红外光源的稳定性明显优于调制前,用户能更方便地进行快速光损耗测试 相似文献
20.
A novel DSP‐based PFC‐DPLL with fuzzy controlled acquisition aid to improve acquisition performance and noise immunity 下载免费PDF全文
Basab Chatterjee B. N. Biswas Sudhbindu Ray 《International Journal of Communication Systems》2015,28(15):2051-2066
This paper proposes a new digital signal processing (DSP)‐based phase frequency controlled digital phase locked loop. Here, a very simplistic form of fuzzy logic controller with the help of carrier phase and frequency error as input data is used to provide an acquisition aid. A frequency discriminator is employed to generate frequency error, and phase detector output is taken for phase error. This addition of an acquisition aid helps the loop to achieve the minimum acquisition time and maximum noise rejection simultaneously. An additional phase control in the digitally controlled oscillator makes the loop perform even better towards this goal. The implementation of the proposed loop is carried out on a reconfigurable logic platform using System Generator®;, a tool from Xilinx®; used to design real‐time DSP application. A significant improvement of time domain characteristics are observed as well as the performance in presence of additive white Gaussian noise is demonstrated in terms of the reduction in steady‐state phase jitter and enhancement in output signal to noise ratio in the proposed loop. Copyright © 2014 John Wiley & Sons, Ltd. 相似文献