共查询到10条相似文献,搜索用时 15 毫秒
1.
USB中的CRC校验原理及其Verilog HDL语言实现 总被引:4,自引:0,他引:4
在数据和控制信息中加上循环冗余码是通用串行总线(USB)协议中一个重要的错误检测措施。接收端通过进行循环冗余校验(CRC),可以检测包在传输过程中是否发生损坏。硬件描述语言Verilog HDL常用于数字电子系统性设计,设计者可用它进行各种级别的逻辑设计。介绍了循环冗余码基本原理、USB协议中的循环冗余校验以及CRC校验的串、并行设计和Verilog HDL代码实现。 相似文献
2.
3.
在工程实际中,针对监控现场的电磁干扰严重、环境恶劣、数据通讯量大以及对数据处理的时实性强等特点,常用16位CRC校验方式实现工业网络底层PLC与上位PC机通讯系统中数据链路层差错校验。本文重点介绍了CRC校验原理,利用查表法实现循环冗余校验,并编写了基于西门子(SIEMENS)S7—200 PLC自由通信的CRC校验程序,应用于武汉地铁1号线的变电站监控系统。结果表明,该算法有利于提高系统的稳定性和抗干扰能力,保证了数据传输的准确性。 相似文献
4.
5.
单片机上软件实现循环冗余校验的方法 总被引:2,自引:0,他引:2
本文根据数学推导和工程实践的结果,论述了在单片机上如何运用软件方法,使生成多项式CRC─CCITT和CRC—16在串行同步通信中实现循环冗分校验的问题,并给出了详细的程序示例,还指明了用循环冗余校验的原理计算HDLC规程帧校验序列时的区别。 相似文献
6.
7.
8.
9.
10.
USB协议提供了强大的错误处理功能,其中包括对传送数据进行CRC校验。发送器在位填充前产生CRC,接收器在位填充去除后对CRC进行译码。如果CRC译码失败,忽略该包。本文首先分析USB中CRC校验的数学原理,然后给出硬件设计方案,包括串行CRC设计和并行CRC设计。 相似文献